论文部分内容阅读
随着集成电路工业(IC)的快速发展,芯片上集成的晶体管数量越来越多,芯片尺寸越来越小,导致互连布线密度增加,互连电阻及线间电容增大,使得信号传输时间延迟,成为IC产业发展的瓶颈。因此,降低绝缘层介电常数以减小电阻-电容延迟(RC delay)时问成为IC工业的必然选择。按照国际半导体工业协会(ITRS)2009年修订的国际半导体技术发展蓝图预测,为满足未来IC产业的发展,绝缘层介电常数(κ)须<2.0,然而本体材料的κ值很难达到2.0以下,所以引入介电常数最小的空气到低介电材料中制备多孔材料是目前研