忆阻器作为一种新型的非易失性信息器件,被认为是第四种基本电路元件。因其非易失性的电阻转变特性,且具有高速、低功耗、擦写次数高、易集成、与CMOS工艺兼容等优点,忆阻器已成为下一代存储器的潜力候选。近几年,研究人员又提出了基于忆阻器的非易失逻辑运算方案,全新的状态逻辑颠覆了传统CMOS电路电平逻辑的思路,实现了存储与计算融合,突破了传统冯·诺依曼瓶颈问题,使得忆阻器有望成为未来信息处理架构的核心基础器件。本文在基于忆阻器的逻辑电路研究背景下,以最早惠普公司实现的忆阻实质蕴涵（IMP）逻辑作为基本逻辑算法,在忆阻阵列中研究传统的字线IMP电路结构及实现方式的同时,探索并提出了阵列中另一种IMP——位线IMP电路结构及其实现方式,设计出能够融合两种IMP逻辑操作的新型忆阻运算阵列,并提出阵列中的“直线型”逻辑运算模式和“折线型”逻辑运算模式。在这个忆阻运算阵列中,可实现数据的写入、读取、计算与存储一体化功能。随后,采用2×2 Ti/HfO₂/W忆阻阵列及HSPICE忆阻仿真模型,在阵列中设计并实现了由字线IMP和位线IMP逻辑配合完成的“与非”逻辑、数据传输、“同或”逻辑和一位全加器功能,从实验和仿真两个方面验证了基于IMP逻辑的忆阻运算阵列实现所有逻辑功能的可行性。逻辑操作过程中,“直线型”逻辑运算模式和“折线型”逻辑运算模式的高效配合,使得复杂逻辑的实现方法更为灵活;且阵列中任意可用的忆阻器都可参与计算并且存储数据,解决了资源分配问题,阵列的利用率得以提高。最后本文还讨论了忆阻阵列中的漏电流问题,提出忆阻单元可用1D1R结构以避免漏电流带来的误操作,从而减少错误逻辑操作数,降低运算误码率,保证结果的准确性,完善了忆阻运算阵列的性能。基于IMP逻辑的忆阻运算阵列的提出,是对传统IMP逻辑研究的扩展与实际应用,为构建非冯·诺依曼架构的新型存储与计算融合架构提供了选择。