论文部分内容阅读
集成电路遵循摩尔定律飞速发展,器件的特征尺寸越来越小,集成度越来越高,后段金属互连对芯片工作的速度、功耗等影响也越来越大。在集成电路工艺走向0.13um开始,在后端金属互连中,由于铜的低电阻率、抗电迁移能力强等特点,取代了铝金属；同时,双镶嵌(dual damascene)工艺的采用,解决了铜难以形成挥发性化合物的缺点,使得铜互连技术得到了飞速发展。新的工艺技术也带来了新的问题。作为铜扩散阻挡层的氮化硅,在金属互连中采用PECVD (Plasma Enhance Chemical Vapor Deposition)的方法沉积在铜CMP (Chemical Mechanical Polishing)之后的晶圆表面。在实际的应用中,氮化硅沉积工艺经常造成金属互连线之间的绝缘问题,即在WAT(Wafer Acceptable Test)测试中,出现金属线间的VBD (Voltage Breakdown)失效。本论文通过基于等离子体化学气相沉积的原理,结合实际应用中的情况,对氮化硅沉积工艺中铜的去氧化处理和沉积两方面进行研究,找到了导致VBD失效的主要原因,并通过优化去氧化步骤和改善对硅烷气体流量的控制,得到最佳的氮化硅沉积程式。另外,MIM (Metal Insulator Metal)电容凭借其低寄生电容,低接触电阻的优点,取代了传统的PIP (Poly Insulator Poly)和MIS (Metal Insulator Silicon)电容,成为射频电路和混合/模拟电路的首选工艺。随着IC集成度提升的要求,电容密度也相应提升,氮化硅(Silicon Nitride)以其较高的介电常数和工艺兼容性等优点,取代二氧化硅(Silicon Oxide),成为MIM电容的介质层材料。但是在实际的应用中,经常发生MIM电容的击穿失效问题。通过研究MIM电容失效的可能原因,设计了相应的氮化硅沉积和铜金属晶丘改善实验,找到了导致MIM电容失效的原因。通过改良氮化硅作为MIM电容绝缘层的沉积工艺,并在研究中引入相关的TDDB (Time Dependent Dielectric Breakdown)可靠性测试,加强对氮化硅的质量把控,验证了新的氮化硅沉积工艺的实用性,在产品中的应用得到了成功。