随着应用复杂度的增加,片上多核系统已经成为提高计算性能的最佳解决方案之一。基于分组交换且可缩放的片上网络(NoC,Network-on-Chip)能够克服信号完整性差,时钟分布困难,通信带宽可扩展性低,设计与生产脱节等问题,有望成为片上多核系统互连的有效解决方案。作为NoC的主要技术瓶颈,有效的缓冲区管理技术能够大大提高NoC通信性能,减少面积与功耗开销。本文主要从片上通信性能的角度对基于动态缓冲管理的片上网络体系结构展开研究与实现。本文首先从NoC体系结构设计要点对NoC网络结构进行定义。同时文章从缓冲与开关资源分配的角度提出一种动态分配输入队列结构(DAIQ,Dynamically Allocated Input-Queue)的虫孔网络,该网络采用一种新颖的开关匹配机制——简单轮询匹配(SRRM,Simple Round-Robin Match),从而对静态分配输入队列(SAIQ,Statically Allocated Input-Queue)的虚通道网络性能与开销进行折中(SAIQ网络开关输入端口采用报文级调度,同时输出端口采用微片调度);同时还提出一种支持QoS的VOQ(Virtual-Output-Queueing)结构网络。另外,为了使NoC能够采用GALS结构解决时钟分布问题,文中提出一种改进的匀同步器电路结构。为了进一步提高网络性能,本文从多输入队列开关输入输出端口微片级调度的角度出发,并以传统虚通道结构(SAVC,Statically Allocated Virtual Channel)路由器作为设计基础,提出两种动态缓冲管理的片上路由器结构——动态分配虚通道(DAVC,Dynamically Allocated Virtual Channel)与动态分配虚拟输出队列(DAVOQ,Dynamically Allocated Virtual-Output-Queueing)。其中DAVC采用一种新颖的跨步流控机制,DAVOQ则采用低流水线逻辑。相比SAVC路由器,相同缓冲容量下,DAVC路由器能以甚微的总面积代价获得非常可观的吞吐率与延迟改善,但如果缓冲容量减半,DAVC路由器不但能节省总面积与功耗开销,同时还能获得与SAVC路由器相近似的性能;对于DAVOQ路由器,在相同缓冲容量开销下,能同时获得性能与实现开销改善,其吞吐性能介于DAVC与SAVC路由器之间,但延迟性能却明显好于这两种结构。NoC网络结构设计主要通过网络性能探索与分析进行评估,为此本文采用verilog语言构建一个网络结构可扩展的NoC模拟系统与设计参数可重配置的FPGA仿真原型。并在文章最后完成均匀流量下的DAVC与DAVOQ两种优化的网络结构性能探索与分析。