随着5G、AI、物联网等新兴技术的发展,对芯片设计的功耗、可靠性有着更高的要求;同时,由于集成电路工艺制程走向纳米级,芯片的可靠性面临严峻的考验,这就要求对芯片设计进行精确的可靠性签核。芯片可靠性签核需要考虑芯片的功耗、电源完整性、热影响等许多因素。其中,功耗仿真是极其关键的环节:一方面芯片功耗是可靠性签核中的关键指标,另一方面电源完整性仿真和热仿真都依赖于功耗仿真的结果,功耗仿真的准确性直接影响着可靠性签核结果的准确性。但是,目前在功耗仿真领域仍然没有标准的解决方案,在实际应用中,我们发现现有的解决方案存在策略不匹配、结果不统一的现象。此外,由于国内半导体行业正面临着国外的技术封锁,产业界急需具有自主知识产权的EDA解决方案。在此背景下,本文综合分析现有的功耗仿真解决方案,结合实际产业需求,提出一种应用于超大规模电路可靠性签核的功耗仿真方法,本文的主要内容如下:（1）根据对主流功耗仿真解决方案静态分析模式的研究,本文设计了一种针对门级物理设计稳态功耗的静态仿真方法。考虑应用场景、门级设计的信号路径特点和纳米级工艺库特征,提出一种基于全局翻转率和静态概率的路径驱动型传播方法和基于翻转率、静态概率的门级功耗计算方法。该方法可根据电路路径关系、单元逻辑功能,将全局活动信息传播至电路的每个基本单元,并基于基本单元的活动信息准确计算出电路的稳态功耗。最后,基于该方法设计了软件架构流程,完成代码开发,并对3个不同工艺下的芯片设计进行仿真,与主流解决方案的偏差最小仅为-0.82%。（2）根据对主流功耗仿真解决方案的动态分析模式的研究,本文设计一种针对门级物理设计瞬态功耗的动态仿真方法。首先,为实现对非零延迟仿真波形的能量计算,提出一种非零延迟事件驱动的门级功耗计算方法。然后,考虑到动态电源完整性仿真需要门单元翻转过程中功耗的瞬态变化过程,本文为此提出一种基于静态时序信息的开关电流模型。该模型利用门级时序数据对单元瞬态功耗进行建模,实现对瞬态功耗的线性近似。最后,完成相应的代码开发,通过仿真测试对比,本文的总功耗偏差为-6.55%,瞬态功耗波形和晶体管级仿真结果接近,仿真效率提升284.58倍。