论文部分内容阅读
随着移动通信的发展,3G通信系统正在向LTE(Long Term Evolution)及LTE-Advanced通信系统慢慢演进,在这过程中基站也在不断地升级,需要支持单一无线制式的多载波以及单一发射机中的多种制式,即演进到下一代多标准无线基站(Multi-Standard Radio Base Station,MSRBS)。例如基于GSM、TD-SCDMA和LTE多制式的多载波可以同时从一个多标准无线基站单元进行传输。显而易见,多标准无线基站的实现需要有大吞吐量数据处理能力的基站板卡的支持。本论文研究基于FPGA的MAC(Media Access Control)协议处理板和基带板之间大吞吐量数据接口的设计和实现,旨在为下一代多标准无线基站的实现提供高速接口的解决方案。整体的设计架构为:PCI Express接口连接到MAC协议处理板、FPGA内部实现PCI Express到万兆以太网接口的转换、万兆以太网接口连接到基带处理板,整个链路的理论数据吞吐量可以达到8Gbps。首先,研究了 PCI Express总线协议标准,分析了 DMA(Direct Memory Access)方式和非DMA方式的性能差异,得出了 DMA方式相对于非DMA方式的传输性能有极大提高的结论。进一步基于DMA方式完成了 PCI Express接口内部逻辑功能的设计,最后通过板级测试验证了设计的正确性。其次,在研究分析了万兆以太网MAC层和物理层协议相对于千兆以太网协议的改进之后,基于Virtex-5系列的FPGA以及物理层芯片实现了 IEEE802.3ae标准中万兆以太网MAC层和物理层的相关协议功能,进一步完成了 FPGA内部逻辑功能的设计并在板卡上测试验证了设计的正确性。最后,分析了基于FPGA的跨时钟域设计可能引发的亚稳态问题,以及详细阐述了三种解决跨时钟域异步设计的方法:双锁存器法、专用握手信号法、存储器缓存同步法。通过三种方式的对比分析,最后选择了异步FIFO(First In First Out)作为本论文中PCI Express和万兆以太网模块之间跨时钟域的解决方案。通过以上三方面的研究分析、逻辑实现和板级测试完成了基于FPGA的基带和MAC之间大吞吐量数据接口的设计与实现,为下一代多标准无线基站的实现提供了技术支持,为2G/3G移动通信系统向3.9G/4G移动通信系统的演进提供了大吞吐量数据传输的保障。