硅基CMOS器件按照摩尔定律已经持续等比缩小了几十年,其性能不断提升、成本不断降低,极大地推动了电子信息技术的发展。然而随着器件尺寸进入10nm工艺节点以下,等比缩小面临严峻挑战。硅基器件正接近其物理极限,寻找下一代晶体管的候选沟道材料迫在眉睫。MoS2是一种新兴的二维半导体材料,由于其原子级的厚度能够有效提升栅控能力、抑制短沟道效应,且具有高的载流子迁移率、合适的禁带宽度等优点,使其极具潜力替代硅成为下一代晶体管的候选沟道材料之一。然而,由于MoS2薄膜表面无悬挂键,很难在其表面淀积亚10nm厚度的栅介质。此外,由于缺少对栅介质本身及其表面的处理使得栅介质和MoS2的界面质量没有得到有效改善,由此导致MoS2晶体管的电性能远低于理论预测值。针对这些问题,本文围绕改善Hf O2栅介质及其与MoS2的界面质量来提升晶体管的电性能,并探索新的工艺以改善在MoS2表面淀积栅介质的质量。在栅介质材料掺杂改性和制备方面,开展了以下研究工作:（1）通过ALD方法交替淀积Ti O2和Hf O2制备Hf1-xTixO栅介质来增加栅介质的介电常数,并对Ti含量进行了优化,利用高k介质的库伦杂质散射屏蔽效应来提升器件性能。然而,过量的Ti会引入电荷杂质,恶化界面质量。因此,综合考虑高k介质的介电屏蔽效应和界面质量,Ti含量为0.1时获得了较高的沟道载流子迁移率（μ=31cm~2/Vs）;（2）为进一步改善界面质量,通过ALD交替淀积Al2O3和Hf O2制备了Hf1-xAlxO栅介质,并对Al含量进行了优化。发现50%Al含量的Hf0.5Al0.5O介质制备的MoS2晶体管能获得最大的界面改善,使Dit降至2.9×1012e V-1cm-2,μ提高至49.3cm~2/Vs。在栅介质与MoS2界面钝化方面:（1）利用NH3等离子体对Hf O2进行氮化处理,以形成Hf ON来提升其k值,且NH3分解产生的N、NH、H能钝化Hf O2介质表面和内部的缺陷和陷阱,进而改善界面特性,故能从k值提升和界面改善两方面来提升晶体管性能。与N2、O2等离子体处理样品相比,NH3等离子体处理改善界面特性效果最好,Dit降至2.79×1012e V-1cm-2,μ增加至61.3cm~2/Vs。进一步地,对NH3等离子体处理的温度、时间和功率进行了优化,以获得器件性能最大改善。通过综合考虑Dit、μ等参数,确定出NH3等离子体处理条件为:温度300℃、时间5min和功率80W。（2）在（1）研究基础上,采用NH3等离子体处理Hf O2包覆层,制备了顶栅MoS2晶体管,使其电性能得到大的提升:Ion/off达到1.6×10~7,μ增加到87cm~2/Vs,SS减小到72m V/dec。在MoS2表面功能化方面:（1）采用淀积1nm金属Al在MoS2表面自然氧化成Al2O3做缓冲层来淀积顶栅Hf O2栅介质,同时采用不同掺杂浓度的Si做栅极。结果表明,增加Al2O3缓冲层能够改善界面质量;高掺杂浓度的Si栅极能够有效屏蔽Hf O2介质中的声子散射,使得背栅和顶栅载流子迁移率获得提升。（2）采用了高/低温淀积方法,即先在低温（95°C）淀积1-nm栅介质作为成核层,再于高温（250°C）下继续淀积14-nm栅介质,由此分别制备了以Hf O2、Hf0.5Al0.5O和Al2O3为栅介质的顶栅MoS2晶体管。结果表明,成核层的引入大大改善了栅介质和MoS2之间的界面特性,且由于Al2O3的小分子特性,使其容易沿着Hf O2的表面渗透进入Hf O2的空隙,导致Hf0.5Al0.5O薄膜变的平整和致密,且Al掺杂可以降低Hf O2介质中的陷阱电荷（氧空位）,抑制库仑散射,使Hf0.5Al0.5O顶栅MoS2晶体管获得了最优电性能:高的μ=83.3cm~2/Vs,低的Dit=1.08×1012e V-1cm-2。