论文部分内容阅读
数字模拟转换器(Digital-Analog Converter,DAC)在数模混合系统,如图像信号处理系统、有线与无线通信系统中有着广泛的应用。数字技术的快速发展,也对DAC提出了更高的要求,高速高精度、低压低功耗是DAC的发展方向。通过阅读大量文献,较为全面地概括了DAC的国内外动态。总结了DAC的基本原理和参数,分析了几种典型的DAC结构,比较了各种典型结构的优缺点,根据指标要求确定了采用流水线(Pipeline)DAC进行设计。基于开关电容技术,流水线DAC根据输入数字码存储电荷,利用多相不交迭时钟控制相邻的采样电容进行电荷重分配实现了高低位的加权求和,并将计算结果依次向高位传递,并转化为电压输出。整个DAC由采样电容阵列、输入时序调整、输出缓冲和多相时钟生成等模块组成。分析了影响输出精度和速度的主要非理想因素后,进行了三项探索性的研究开发和分析讨论。为了提高线性度,改进了采样电容阵列的结构,增加了常开常闭的dummy管阵列,减小了寄生电容的影响;为了提高高频输入下的SFDR,在输出缓冲模块中增加了保持周期,实现了不归零(NRZ)的DAC;采用延迟锁相环(DDL)实现了多相不交迭时钟,可以与其他电路共用一个时钟模块。在此基础上,通过分析综合,实现了10位200MS/s的流水线DAC。在TSMC 0.25μm CMOS工艺模型下,该DAC的仿真结果表明:微分非线性(DNL)小于0.25LSB,积分非线性(INL)小于0.8LSB,在0～0.5fs范围内SFDR均在65dB以上,且输出平稳度优于相同指标下的电流舵DAC。而功耗只有40～50mW,明显小于相同指标下的电流舵DAC。与电流舵DAC相比,流水线DAC具有高线性度和低功耗的特点,并且具有低成本优势。