随着系统规模的不断扩大、系统复杂度的不断提高、IP核数量的不断增长,集成电路设计面临更多的难题。NoC片上网络的出现适应了集成电路产业的发展。NoC设计中最重要问题的是如何提高系统性能并减小系统功耗。为得到更高吞吐量、更低延时、更低系统功耗的NoC系统,对NoC片上网络的的拓扑结构、路由算法、通讯节点结构、资源节点结构进行详细分析。设计了一个基于4×4二维网格拓扑结构,采用OE路由算法,通讯节点输入端口虚拟通道FIFObuffer深度为6,并植入一个4-7-13-1FF-ANN的正反馈人工神经网络的NoC片上网络。仿真表明,该新系统确实在少量增加系统功耗的前提下大幅提升了系统系能。论文作者主要进行和完成了如下工作：阐述了两种路由算法-XY路由算法和OE路由算法的工作原理。在同一个二维网格拓扑结构NoC片上网络中对两种路由算法的性能进行了比较,证明在该架构中OE路由算法能够为系统提供更高的吞吐量和更小的系统延时；探索了一个3×4二维网格拓扑结构通讯节点输入端口虚拟通道FIFObuffer深度取值对系统性能的影响,结果表明当FIFO buffer为6时系统具有最大的吞吐量和最小的延时,且不浪费系统硬件资源；描述了植入人工神经网络ANN的NoC片上网络的系统架构,表明植入硬件应用的NoC系统在吞吐量和延时方面具有更优良的表现。论文在以上工作的基础上设计了一个新的NoC片上网络,通过NIRGAM对其性能进行测试,获取的数据真实有效。测试结果证实了作者提出的构想,达到了期望的优化目的,具有可行性,值得更深一步的研究。