信号完整性是电子信号携带信息的可靠性,和抵抗来自附近信号高频电磁干扰影响的能力。当电子信号携带的信息失真,或高频电磁干扰对电子信号造成了影响时,即出现了所谓的信号完整性问题。目前,集成电路工艺已发展到纳米水平,时钟频率达到上GHz。伴随着半导体工艺的不断发展,集成电路的线间互连问题已经成为决定整个芯片性能、功耗、可靠性及成本的主导因素。信号完整性问题正成为制约超大规模集成电路继续发展的主要瓶颈。ASIC物理设计中的信号完整性问题可分为两类:串扰噪声和电迁移。串扰噪声由连线间的耦合电容引起,其不仅影响电路延迟,引起时序违例(串扰delta延迟),还会影响电路功能(串扰毛刺),导致芯片故障。电迁移由芯片内部的寄生电阻引起,也会引起芯片性能的降低,甚至导致芯片失效。本文的研究基于ASIC物理设计,对纳米工艺下信号完整性问题进行分析并提出预防策略和修复方法。首先,对连线延迟和寄生参数提取进行建模和理论分析,探索减少串扰噪声的方法,并通过与业界常用的物理设计工具IC Compiler相结合来阐述以预防为主,进而修复达到串扰噪声收敛的优化方法。最后,将此方法应用于实验室具体的项目中,验证结果表明预防策略能大幅减少信号完整性问题,修复方法能有效减少迭代次数,达到快速解决信号完整性问题的效果。针对金属电迁移问题,文中首先介绍物理设计工具IC Compiler分析电迁移的方法,从方法中用到的各个参数寻找突破口,优化电迁移。并且也通过实验室具体项目验证了此方法对电迁移有很好的优化效果。本文的实际意义是在物理设计方面提出了纳米工艺下信号完整性问题的优化方法,完善了实验室纳米工艺物理设计流程,并且通过实验室实际SHA-256模块物理设计项目,很好地验证了此方法的可行性。