数字图像通信的最广泛的应用就是数字电视广播系统，与以往的模拟电视业务相比，数字电视在节省频谱资源、提高节目质量方面带来了一场新的革命，而与此对应的DVB(Digital Video Broadcasting)标准的建立更是加速了数字电视广播系统的大规模应用。在DVB标准的传输系统中，无论是卫星传输，电缆传输还是地面传输，为了保障图像质量，使数字节目在传输过程中避免出现因受到各种信道噪声干扰而出现失真的现象，都采用了信道编码的方式来保护传输数据。信道编码是数字通信系统中一个必需的、重要的环节。信道编码的方法就是在待传输的信息序列中，通过一定的算法，人为的加入一些多余的码元，在接收端再按此规律对收到的码字进行检查，从而发现或者纠正传输过程中的错误。卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式，它具有很强的纠正随机错误的能力。　　 本文研究了一种适用于DVB-S中的(2，1，7)卷积码编译码器，在对编译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源：加比选模块使用全并行结构保证处理速度；大大提高了译码速度。使用VHDL硬件描述语言编写程序，仿真并实现(2，1，7)卷积码的编译码器。　　 本文对卷积码得各种参数对其性能的影响进行了分析，本文用matlab搭建编译码系统的通信链路，生成测试编译码器所需的输入。使用ModelSim6.2b对编译码器以及其各个模块进行全面仿真验证。最后，在FPGA上进行硬件测试，验证了设计的正确性，并对设计的编码译码器的译码性能以及消化资源进行了分析。仿真结果表明，在同等条件下，本文设计的编译码器与Matlab中的编译码器模块的译码性能相当。　　 最后对本文做了总结，并展望了未来的工作方向。