纵观图形处理器(GPU)的发展历史,随着电子工艺的不断发展,GPU的性能与可靠性得到了较大幅度的提升,电路的主频与电路规模朝着更高更大的方向发展,与此同时GPU的性能与可靠性得到了较大幅度的提升,因此在人们日常的工作与生活中也得到了广泛的应用。在传统的GPU设计过程中,优化目标通常只包括芯片功耗、面积、时延、线长等,而对电源网络与时钟网络的优化设计鲜有提及。而随着GPU用户需求的提高与制造工艺的提升,现有的GPU设置中逐渐开始面临如何对芯片电压域划分、如何最小化电源网络布线面积与如何进行时钟树优化等问题。针对上述问题,本文基于Cadence公司的EDI10、QRC与Voltus工具,选取一型28nm图形处理器芯片为研究对象,从文献收集、设计方案分析、物理验证等角度对该型芯片的低功耗后端设计进行了详细的研究,探索解决上述问题的具体方案,并通过计算与仿真对解决方案的合理性与正确性进行了验证,论文的主要工作包括:通过收集相关领域的研究文献,对后端设计的分类与基本流程进行了详细的阐述,并对芯片的功耗类型进行了归纳分析,随后针对不同功耗类型罗列了对应低的功耗设计技术,并结合上述理论给出了芯片布局与低功耗时钟树综合的具体设计方案。在完成设计方案的基础上,结合设计工具对芯片的各类标准单元放置、时钟树网络优化、时钟树网络布局等过程进行了详细的分析,完成具体的设计流程后,采用分析工具对布局DRC、布局拥塞与时序优化进行了仿真分析,针对GPU芯片的布局、设计规则、电路规则与天线效应进行了物理验证检查。完成上述工作后,为了得出金属填充对芯片工作时序影响的具体方法,分别采用Calibre与EDI10两种工具对芯片进行金属填充,并对填充前后的芯片工作时序进行了仿真分析,得出了有效的填充方法。为了对低功耗设计与时钟树优化方案的正确性与合理性进行验证,将采用本文方案前后的时钟树网络参数与芯片功耗进行了仿真研究,并对低功耗、时钟树与芯片整体功能的仿真结果进行了详细的分析,并通过分析给出了设计方法正确性与合理性的验证结果。