随着集成电路进入超深亚微米阶段,半导体制造工艺中广泛采用了亚波长光刻技术,导致光刻后硅片表面实际印刷图形和掩模图形不再一致。这种集成电路版图图形转移的失真,严重影响着最后产品的性能参数和集成电路的成品率。分辨率增强技术在亚波长光刻条件下的集成电路设计制造中已普遍采用,并能够部分解决集成电路的可制造性问题。但随着亚波长光刻技术进一步向极限迈进,不断涌现的集成电路可制造性和成品率的新问题,成为了当前全世界集成电路工业界和学术界研究的重点。 本文从集成电路物理设计规则方面针对可制造性和成品率问题展开了分析研究。首先介绍了集成电路的设计和制造流程。其次分析了目前严重影响纳米级集成电路成品率问题的三种误差因素和与物理设计规则相关的可制造性问题。最后,本文提出了一种新的面向可制造性设计的物理参考设计规则研究流程,以边缘放置错误值、关键尺寸和版图面积作为标准评估参考设计规则。基于该设计流程,分析总结了一些纳米级工艺条件下适合在成品率较低的工艺初始阶段应用的可制造性设计规则。