论文部分内容阅读
中国电子科技集团公司第三十八研究所在“核高基”重大专项中推出多核雷达信号处理芯片BWDSP1042。BWDSP1042是CETC-38 继 BWDSP100之后,在BWDSP100之上研发的面向雷达的高性能多核数字信号处理器,具有高集成度的指令系统,模块化的结构程序研究和更高的并行性。本课题开展基于BWDSP1042的雷达信号处理若干算法的实现与优化研究,主要内容有：1.基于BWDSP1042的不同点数、不同数据格式FIR算法研究和实现通过熟悉BWDSP1042内部结构和BWDSP1042处理器软件平台ECS (Efficient Coding Studio)指令编排原则,合理安排BWDSP1042内部寄存器和运算部件,给出最佳优化方案,在所需相对较少运算部件前提下,最大提高运算部件利用率,减少算法运行周期。给出BWDSP1042中FIR算法研究具体流程、编写、调用、实际周期、理论周期。2.基于BWDSP1042的不同点数FFT算法研究和实现FFT算法研究时,本课题研究运用基-2时间抽取FFT算法、基于原位部分逆序高效FFT算法以及特有模八寻址方式,很大程度上提高FFT算法效率。与FIR算法研究类似,课题研究合理安排BWDSP1042内部寄存器和运算部件,提高运算部件利用率,减少算法运行周期。给出BWDSP1042中FFT算法研究具体流程、编写、调用、实际周期、理论周期。3.课题研究算法有效性验证通过对各算法所需运算部件总数及BWDSP1042内部运算部件数做分析,得出算法理论周期与本课题研究算法实际主循环周期比基本达到80%以上,即能够最大化合理利用BWDSP1042运算部件；与其他主流高性能DSP芯片(如TMS320C6678、BWDSP100、ADSP-TS201)内部函数库算法的周期和运行时间作对比,并与MATLAB生成标准数据作误差对比。结果表明,本课题研究算法在充分利用其运算部件后,算法周期和时间相对TMS320C6678、ADSP-TS201和BWDSP100有很大缩减(与ADSP-TS201周期比高大15.77),误差范围相似。本课题研究基本完成提升运算部件利用率,提高算法效率,充分发挥BWDSP1042运算部件优势,这对提升我国自主研发的雷达信号处理芯片的性能具有重要的意义。