论文部分内容阅读
应用于航天器领域的VDMOS器件受到辐射会产生总剂量辐射电离效应(TID),从而使得器件出现阂值电压漂移、导通电阻变化和击穿电压下降等现象,这些现象会极大地影响VDMOS器件的性能、进而导致航天器寿命下降。同时,辐射也会产生单粒子效应(SEB、SEGR)使得VDMOS器件烧毁失效。因此,对VDMOS器件辐射加固方法的研究意义重大。本文在普通VDMOS器件的基本结构、主要参数等基础上重点研究了辐射产生的三种效应,即SEB、SEGR和TID。借助TSUPREM4、MEDICI,研究了VDMOS器件发生SEB、SEGR失效的过程,揭示了VDMOS器件产生SEB、SEGR的物理机理。通过分析器件漏源击穿特性曲线,得出了VDMOS器件二次击穿点电压与SEB安全工作区域的关系。通过分析器件电场纵向分布和净剩电荷纵向分布,提出了用电荷曲线积分原理解释VDMOS器件电场纵向分布的方法。借助SEGR半经验公式,建立了SEGR分析模型,并用该模型研究了离子种类、入射位置、JFET区宽度对VDMOS器件发生SEGR的临界条件的影响,分别得出辐射离子原子序数越大越容易发生SEGR、入射位置越靠近JFET区中间越易发生SEGR、 JFET区宽度越窄越有利于器件抵抗SEGR的结论。然后,重点分析了VDMOS器件抗SEB、SEGR的辐射加固方法,研究了P+/N+工艺参数对VDMOS器件SEB安全电压的影响,得出P+与N+浓度相差越大SEB安全电压越小的结论。通过比较带缓冲层和不带缓冲层两种结构SEB安全电压的大小,证实了带有缓冲层的结构有利于抗SEB的结论,并利用MEDICI仿真给出了缓冲层的最佳参数。最后,提出了一种新型抗SEGR的VDMOS器件结构,比较了新型结构和传统结构的SEGR临界条件,证实了该结构抗SEGR性能良好的结论。本文完成了课题的设计目标：250V/12A、导通电阻0.22Ω、阈值电压2-4V的抗辐射VDMOS器件。借助TSUPREM4和MEDICI软件软件设计了器件的电学参数、确定了最终的工艺流程,并利用Cadence软件绘制了不同方案的器件版图。仿真结果表明器件设计满足指标要求。