集成电路进入深亚微米后,时钟的缺陷在同步设计中已变得越来越明显,而使异步设计重新成为研究热点。但异步电路复杂的时序描述、不成熟的设计方法和匮乏的设计工具限制了其大规模的应用。本文以异步处理器为研究对象,通过分析异步电路的特性和现代处理器流水线的特点,提出并证明了异步映射的设计思路。它通过结构替换,将同步流水线的时钟替换成异步控制电路,从而可在同步设计的基础上实现异步设计。在此思路上,提出了基于异步映射的异步流水线设计流程,以最大限度的兼容现有同步设计方法和工具,并达到降低异步处理器设计难度的目的。在此流程上,对两个流水线结构尝试了异步映射工作以验证流程的可行性;并通过一个IW结构的超标量流水线的异步设计,说明了该设计流程下异步流水线在性能方面的一些优势。此外,对异步流水线的版图设计做了简单讨论,并分析了其在现有同步设计流程和工具下所需的额外工作和可能存在的问题。