LDMOS器件是高压集成电路中广泛应用的高压器件，其主要的性能指标是击穿电压和导通电阻，如何从新材料、新结构、新工艺的方向来实现两者的优化折中是现今研究设计的热点。本文从新结构的角度出发，研究分析了三种高压LDMOS器件结构：U形槽漂移区高压LDMOS器件结构：利用槽结构，折叠了漂移区，有效减小器件表面的尺寸，降低了导通电阻，而且槽内填充了SiO2等低介电常数的介质，有效的保持了器件表面的高耐压。具体分析了衬底掺杂浓度、槽的形状、槽的深度与宽度、漂移区掺杂剂量以及槽内填充介质的介电常数值对器件性能的影响，仿真优化得到器件的主要参数，实现器件耐压达到了771V，比导通电阻降至19.57·mm2。Triple RESURF高压LDMOS器件结构：基于RESURF技术，将P型埋层引入漂移区内，增加漂移区的掺杂总量，有效实现低导通电阻。详细仿真分析了影响器件性能的P埋层的浓度、位置、厚度及长度等因素，实现了器件的击穿电压为734V，比导通电阻为14.61·mm2。覆有高介电常数膜高压LDMOS器件结构：应用高介电常数膜覆盖于漂移区表面，利用高介电常数膜可以实现器件最佳横向变通量的优点，调节并优化器件表面电场，达到高的耐压。通过器件数值仿真，分析器件击穿电压和导通电阻与漂移区结构、高介电常数膜及场板结构的关系，优化了器件参数，器件击穿电压可达到816V，比导通电阻可低至16.78·mm2。本文的三种高压LDMOS器件结构的耐压水平都高于700V，并保持了相对较低的导通电阻。