论文部分内容阅读
介绍了一种基于复杂可编程逻辑器件的数字给定单元的设计方案．在原有电路的基础上，采用了ALTERA公司的MAX7000系列器件，MAX7000产品采用先进的CMOS工艺制造，基于电可擦除可编程的只读存储器（EEPROM），提供密度范围从600到10000的可用逻辑门，速度达3．5ns的管脚到管脚延迟。MAX7000器件支持在系统可编程能力（ISP），可以在现场轻松进行重配置．整个设计节省了元件数目，简化了电路设计，而且满足了现代电路日益向高集成度方向发展的要求。