论文部分内容阅读
基于现有的在全息存储通道中使用的6：8等重调制码的维特比检测器(Viterbi detector，VD)方案，提出了一种能显著地降低2码元交换错误事件发生率的VD方案(称之为PVD方案)．仿真实验结果显示，与原VD方案相比，使用3比特量化器的PVD方案，在原始误码率为10^-3处能获取3．4dB的检测增益．此外，在软件平台MAX+Plus Ⅱ上验证了用硬件描述语言设计的PVD方案，为使用复杂可编程逻辑器件实现PVD方案奠定了基础．