摘要：《Verilog》是高职电子信息专业一门重要的专业课程，如何上好这门课是高职电子信息类专业教师所要研究的一个重要课题。本文从《Verilog》课程质量标准设计的角度，探讨了课程教学中的一些问题，并提供了若干教学实施中的小项目，与各位高职电子类专业同仁共勉。
　　关键词：Verilog；电子信息；课程质量标准
　　一、课程设计思路
　　1.开设依据
　　本课程的开设是建立在电子信息企业硬件工程师一职的岗位需求上的。当前各电子信息企业在硬件工程师职位招聘上一般都明确指出求职者必须具备硬件语言与程序设计的能力。
　　2.内容选择标准
　　本课程在内容选择上的唯一标准就是：企业当前用到什么，我们就讲什么。
　　3.内容载体设计思路
　　通过一个个小项目和小任务把教学内容贯穿其中。
　　4.教学模式
　　理论+实践的模式，教、学、做一体化的模式。
　　二、课程内容与教学要求
　　1.课时分配表
　　2.项目设计（仅举一例）
　　3.教学方法建议
　　综合考虑教学效果和教学可操作性等因素，本课程选用项目化教学法。
　　项目化教学法是：以讲授法、分组讨论法、启发引导、任务分化等基本的傳统教学方法为基础，结合现代最流行的基于工作过程的项目化教学，将教学内容分化于各个项目，但又不会打碎内容之间的相互关联。传统结合现代，理论联系实际，类似于中西医结合，疗效甚佳。
　　4.课程考核评价（仅以第一个项目为例）
　　三、结语
　　本文从课程内容的设计、教学项目的选用、课程考核体系的建立、教学方法的建议等四个方面简单探讨了《Verilog》这门课在高职教学实施中的一个思路，不足之处难免，期待与各位专业同仁共同完善进步。
　　参考文献：
　　[1]Verilog语言第2版》王静霞主编、电子工业出版社、2014年7月第二版
　　[2]《EDA技术与VerilogHDL设计》王金明主编、电子工业出版社、2013年7月第一版