论文部分内容阅读
基于现场可编程门阵列（FPGA）平台,设计嵌入式精简指令集计算机（RISC）中央处理器（CPU）。参考无内部互锁流水级微处理器（MIPS）指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方法解决流水线相关性问题,并实现CPU的算术逻辑单元、控制单元、指令cache等关键模块设计。验证结果表明,该嵌入式RISC CPU的速度和稳定性均达到设计要求。