论文部分内容阅读
限制高速Viterbi译码实现的"瓶颈"为具有非线性反馈特征的"加-比-选"单元.文献[3]在分析"加-比-选"运算代数结构的基础上提出了M步"加-比-选"算法.本文进一步发掘了该算法的并行性,并利用FPGA内寄存器资源丰富的特点,在Xilink 的FPGA上采用流水线结构实现了基于M步"加-比-选"算法的"加-比-选"单元.仿真结果表明,该方案有效地克服了传统"加-比-选&q