论文部分内容阅读
为解决高速串行链路数据时钟异步时数据恢复问题，提出了基于FPGA的高速串行链路数据恢复方案，设计了本地时钟与锁相环输出时钟组成的混合时钟域，阐述了在不同相位高速串行数据采样原理与采样过程，分析了采样位置判决原理与数据有效判别方法，实现了高速串行链路数据的恢复；通过逻辑仿真与试验验证，在时钟速率与数据速率不同的情况下，该方法能够有效恢复串行数据，数据速率可达400Mb／s，在数据通讯领域有广泛应用前景。