论文部分内容阅读
针对传统方式开发的自适应滤波器效率低、难度大的缺点,利用DSP Builder,设计出了基于延时最小均方(DLMS)算法的16阶系统辨识自适应滤波器。仿真与测试表明了设计的正确性,并在CycloneⅡ系列FPGA芯片上完成了硬件验证,滤波器最高频率达到82.07 MHz,数据吞吐量显著提高。