时序逻辑综合相关论文
该文研究的RTL综合系统的目标是将用户输入的VHDL语言的RTL描述转化为门级网表.该课题研究的重点是解决将RTL描述转化为门级网表的......
用时序逻辑综合的方法设计PLC顺序控制程序,是基于使用PLC的基本指令.所设计的程序比较精炼,但PLC用的时序逻辑多为异步时序逻辑,......
介绍一种以组合逻辑最小化工具为基础，提出按满足压缩状态表约束关系进行状态分配的新思想，通过一系列的转换，可完成从描述时序逻辑的......
变量是 VHDL 语言中顺序语句的一个特征 .从分析变量的作用出发 ,论述 RTL 综合中变量赋值语句的综合方法及其相应依据 ;同时提出......
时序逻辑综合是RTL综合系统设计中的一个重要部分.文章系统地论述了时序逻辑综合问题,在分析用户的RTL描述形式的基础上,以具体算......
