加法计数器相关论文
摘 要： 主要通对使用74LS160能克服触发器的工作速度的差异情况以及竞争冒险现象，实现使异步复位信号能够持续足够长的时间，从而使74......
传统的《数字电子技术》课程教学过程中存在着重理论而轻实践问题,学生不能及时地将所学的理论知识与实践效果有效地结合起来,导致......
计数器是一种记忆加在输入端上的时钟脉冲个数的时序电路。它不仅可以用来计算输入脉冲的个数,还可以进行分频、数学运算、代码转......
介绍了胚胎型仿生硬件的概念、优点、应用领域和实现方法,对胚胎型仿生硬件的结构、系统设计方法、错误检测与自修复机制等关键技......
详细论述了运用数字电子技术对异步电动机无功就地动态补偿的理论依据和实施步骤.异步电动机的功率因数随负载的变动而变化,欲使异......
通过对异步十进制加法、减法计数器的分析,进一步设计出既能完成加法计数又能完成减法计数的逻辑电路即可逆计数器,并对它进行实验......
通过对<数字逻辑电路>实验教学的探索,为解决该课程实验教学中存在的弊端提出了一套优化方案.......
介绍了CPLD/FPGA器件的特点和应用范围,并以一个简单的十二进制加法器设计为例,介绍了在MAX+plus II开发软件下,利用VHDL硬件描述......
当模N计数器的进位基数较大时,用常规的方法设计将会发生“组合爆炸”。本文放宽时钟方程的条件,运用文献[1]提出的逻辑函数修改技......
根据同步时序逻辑电路设计思路,利用集成边沿JK触发器74LS112设计的同步五进制加法计数器,借助Multism10进行仿真调试。该计数器主......
