同步数字电路相关论文
在目前的ASIC设计中，时钟信号的质量对同步数字电路的影响越来越大。如何避免时序问题给电路造成的不利影响成为设计中的重要挑战。......
介绍了一种基于结群的零偏差时钟布线算法 .该算法采用新的单元匹配策略 ,递归地把时钟节点划分成 2个负载和半径比较均衡的子集 ,......
