缓冲器插入相关论文
随着半导体工艺技术的不断发展,传统铜互连技术中的传输延迟过大等问题已经成为集成芯片设计中的主要性能限制。碳纳米材料由于其......
随着集成电路的集成度越来越高,芯片的发热量越来越大且其内部温度呈不均匀分布,这会影响关键路径的传播延时,进而影响基于缓冲器......
互连线延时已成为制约大规模集成电路性能的瓶颈，而缓冲器插入能很好解决互连线延时。Van GinnekenfvGl算法是缓冲器插入互连时序优......
为在一定的时间限制下得到最少的缓冲器插入数目和连线分段数目，提出了一种深亚微米电路设计方法。该方法通过将传统的可变尺寸驱动......
随着VLSI电路集成度增大和特征尺寸的不断减小,连线的寄生效应不可忽略,互连线的时延在电路总时延中占了很大的比例,成为决定电路......
提出一种时钟树布线算法,在给定偏差约束下,采用新的匹配策略考虑偏差约束进行局部拓扑优化,优先匹配延迟目标大的结点,将其置于时......
提出了在精确时延模型下，满足时延约束的缓冲器数目最小化的算法．给出一个两端线网，该算法可以求出满足时延约束的最小缓冲器数目．运用......
提出了一种基于路径的缓冲器插入时延优化算法，算法采用高阶模型估计连线时延，用基于查表的非线性时延模型估计门延迟．在基于路径的时......
为了改善芯片的功耗和温度特性,提出了一种缓冲器插入功耗优化方法.该方法基于延时、功耗和温度三者之间的热电耦合效应,给出了相......
针对全局互连延时已成为制约电路性能的关键因素问题,提出了一种全芯片温度特性优化方法,使功耗和温度间的反馈在功耗模型与HotSpo......
针对VLSI设计中存在的互连电感效应、热电耦合以及互连温度分布的问题,提出一种缓冲器插入延时优化方法.首先根据互连温度分布的特......
提出了一种加载缓冲器的有界偏差平面时钟布线方法.该方法由两步组成:第一步,由平面时钟布线生成一个时延相对平衡的平面时钟树;第......
介绍了一种基于结群的零偏差时钟布线算法 .该算法采用新的单元匹配策略 ,递归地把时钟节点划分成 2个负载和半径比较均衡的子集 ,......
利用同步缓冲器插入和非Hanan优化（BINO）算法,用来改进超大规模集成电路互连的性能。该算法旨在解决如下实际情况：互连资源和时间约束......
本文提出了以最小时钟延时和时钟偏差为目标的缓冲器插入新算法 .基于Elmore延时模型 ,我们得到相邻缓冲器间的延时是缓冲器在时钟......
对于180nm乃至更低工艺水平的深亚微米集成电路,互连线成了决定电路性能的关键因素。所以本文主要研究深亚微米工艺芯片内互连线的......
集成电路技术的快速发展特别是纳米集成电路时代的到来使得传统的微电子器件和互连线的设计技术面临着严峻的挑战。鉴于传统铜互连......
随着集成电路技术的发展，器件的特征尺寸不断减小。越来越小的器件尺寸给集成电路设计带来了许多新的问题，时序收敛是最突出的问题之......
随着半导体工艺技术的不断进度,沟道尺寸的不断缩小,65纳米和45纳米已成为主流的工艺技术,并向着32和22纳米向前发展。然而,由于工......
学位
随着集成电路技术进入纳米级,互连的温度效应日益显著,已成为影响集成电路设计最具挑战的问题之一。本文主要研究了纳米级互连的温......
随着CMOS器件工艺特征尺寸的减小,热问题成为深亚微米集成电路设计中最具挑战的问题之一。同时,互连延时估计在深亚微米集成电路设......
随着VLSI特征尺寸的下降,互连已经成为决定系统性能和功耗的主要因素,其中又以互连线的热问题对芯片的设计和可靠性影响最为重要,......
