分块内存和多地址生成器(AGU)是DSP普遍采用的体系结构.传统的C语言编译器没有针对分块内存和多AGU结构进行代码优化,导致生成代码......

提出了FFT处理器的蝶形单元和地址发生器优化方案。通过改进Wallace树型加法器阵列结构，提高了蝶形单元乘法器的工作频率。提出了地......

针对高速64点FFT（快速傅里叶变换）处理芯片的实现,分析了FFT运算原理,并根据FFT算法原理介绍了改进的FFT运算流图.介绍了FFT处理器系......

存储器进行内建自测试(Mernory built-in self-test,MBLST)时,其功耗远远高于普通模式下的功耗,致使电路易损坏并降低了芯片成品率......

基于硬件集实现了8路彩灯控制，应用555定时器设计了频率为1Hz的时钟电路，为系统提供时钟信号；将74LS161设计成16进制电路．利用其输出的......