布尔可满足性相关论文
由于电路宽度很好地反映了电路的复杂性,本文提出了一种基于电路宽度的启发式策略,根据电路宽度来实现SAT算法与BDD算法的交替,充......
本文给出一种基于SAT的C语言缓冲区溢出检测方法。该方法利用源代码变换技术,在程序源码中加入缓冲区属性刻画语句,使用断言刻画缓......
随着集成电路设计规模的日益增大,组合验证已成为时序电路的形式化等价性验证的重要手段.为了验证较大规模的电路,通常需要将随机......
随着VLSI(Very Large Scale Integrated)芯片设计的规模越来越大,功能越来越复杂,在FPGA(Field Programmable Gate Array)上实现或......
针对现代VLSI电路趋向于层次化的设计,本文提出了基于布尔可满足性的层次化通路时延故障测试方法,采用面向模块级的增量布尔可满足......
为了提高扩频通信系统中伪码序列的检测概率,同时降低捕获时间,提出了一种基于布尔可满足性(SAT)的伪码捕获算法,首先将扩频通信中......
为了改善GRASP的局限性,提出了一种能解决含有伪布尔(PB)和合取范式(CNF)混合约束问题的新的混合算法(H-GRASP)。该新算法采用了切......
为了克服布尔可满足性算法在现场可编程门阵列布线中存在的不足,引进了一种在标准对称阵列（隔离岛状）现场可编程门阵列结构下的新型......
随着芯片运行速度不断提髙,对串扰时延的测试已成为一个迫切需要解决的问题;文中提出一种面向多条攻击线的受害线上最大串扰噪声的......
可满足性问题是理论计算机和人工智能中的著名问题，很多问题都可以通过可满足性求解方法解决。对EDA领域中可满足性问题的求解技术......
介绍了用布尔可满足性（SAT）和子集可满足性（sub-SAT）算法解决FPGA的详细布线问题。在布线资源固定的FPGA布线环境中，布尔公式可以证明所......
提出了基于布尔可满足性（Boolean Satisfiability，SAT）的逻辑电路等价性验证方法。这一验证方法把每个电路抽象成一个有穷自动机（FSM），为......
在基于逻辑电路的布尔推理过程中 ,经常用到二叉判决图 (BDD)与布尔可满足性 (SAT)相结合的算法 由于电路宽度能很好地反映电路的......
为了有效地利用时序电路中普遍存在的时间裕量来提高再综合算法的面积优化效率,对时间裕量概念进行拓展,制定了基于时间裕量参数的......
提出了一种将布尔公式划分为子句组来进行布尔可满足性判定的方法．CNF（conjunctive normal form）公式是可满足的当且仅当划分产生的每......
布尔可满足性被深入研究井广泛应用于电子设计自动化等领域。该文提出了一种基于布尔可满足性的组合电路ATPG改进算法。在采用当前......
提出了使用布尔可满足性来验证数字电路的等价性验证方法．这一验证方法把每个电路抽象成一个有限状态机，为两个待验证的电路构造积机......
目前提高求解SAT问题完全算法的计算效率问题已成为挑战性研究问题。提出了一种基于启发式分组的SAT完备算法。启发式分组策略将一......
针对现代VLSI电路趋向于层次化的设计，本文提出了基于布尔可满足性的层次化通路时延故障测试方法，采用面向模块级的增量布尔可满足性......
在集成电路设计验证与调试过程中，逻辑错误诊断工具通常会给出一定数量的候选错误区域，然后通过特定的算法尽可能多地减少候选区域，以......
介绍布尔可满足性 (SAT)求解程序在测试向量自动生成、符号模型检查、组合等价性检查和RTL电路设计验证等电子设计自动化领域中的......
提出了一种组合电路设计错误诊断算法,该算法结合传统基于模拟的方法和可满足性问题求解技术,在不依赖于故障模型的条件下实现对电......
现今,布尔可满足性（SAT）解算器已在工业电路验证过程中得到了广泛的应用。大多数SAT解算器是基于DPLL算法来构造的,需要电路输入形式......
自动测试产生(ATPG)不仅应用于芯片测试向量生成,也是芯片设计验证的重要引擎之一.提出了一种组合电路测试产生的代数方法,既可作......
针对传统布尔可满足性(SAT)法在处理纳米CMOS电路(CMOL)单元配置时,存在合取范式(CNF)表示的约束子句个数过多、中间处理文件过大......
布尔可满足性是计算机科学中最基础的问题之一，已经出现了包括著名的基于查找的SAT算法在内的各种算法。对于传统的一次布通一条线......
We present a formal method of verifying designs with unknown constraints (e. g. , black boxes) using Boolean satisfiabil......
提出了基于总会聚点的有序二叉决策图（BDD）学习方法，用以提高使用布尔可满足性方法的组合电路测试模式生成系统的性能．它有效地结合了......
在对现有的经典路径优化算法性能进行分析基础上,指出现有算法的缺点。通过对布尔可满足性理论的研究,提出基于布尔可满足性的路径......
随着集成电路设计规模的日益增大,结合多种推理引擎已成为组合电路形式化等价性验证的重要手段.提出一种基于电路拓扑结构分析的组......
改进了二种组合电路设计错误诊断DED（Design Error Diagnosis）算法。它使用多可满足性问题（SAT）求解技术，通过对布尔可满足解计数来实现......
【目的】研究模式挖掘领域中的频繁序列挖掘技术,由于序列模式挖掘存在指数级的搜索空间,且传统的SAT求解算法无法高效求解大规模......
为了提高FPGA技术映射算法的质量,提出了一种基于布尔可满足性(SAT)的算法,在实现系统功能的前提下,可以将一个子电路映射到数量最......
通常的时序电路等价性验证方法是将触发器按时序展开，从而将时序电路转化为组合电路进行验证。而一般在待验证的两个时序电路中，触发......
软件验证作为保证软件正确性,提高软件可靠性的关键技术,受到了大量关注和广泛研究。循环不变式在软件验证领域发挥着不可替代的作......
SAT是最著名的NPC问题。NPC类问题有两方面的特性,首先,这类问题的解可以在多项式时间复杂度内得到验证。其次,其它NP问题可以在多......
芯片代工厂可能进行诸如IP盗版、过度生产和硬件木马插入等一系列的恶意攻击.分离制造是一种抵御来自芯片代工厂芯片攻击的重要技......
集成电路设计过程中，随着电路规模和复杂度的增大，设计错误变得越来越常见且难于处理。已有的验证算法和技术都是基于确保设计正确性......
采用现场可编程门阵列(FPGA)可以快速实现数字电路,但是用于生成FPGA编程的比特流文件的CAD工具在编制大规模电路时常常需要数小时......
提出了一种基于布尔可满足性问题的安全协议形式化分析方法 SAT-LMC,通过引入惰性分析的思想优化初始状态与转换规则,提高了安全性......
随着VLSI芯片复杂度不断增加,功能验证与调试已占到整个芯片设计周期的60%以上。而错误的定位往往消耗大量的时间与精力,因此迫切......
利用现场可编程门阵列固有的并行性和灵活性,提出在硬件可编程平台上基于随机局部搜索算法的布尔可满足性求解器,用于求解大规模的......
摘要：布尔可满足问题是计算机科学中诸多领域的重要问题，它的快速求解具有十分重要的意义。将具有实际物理背景的Solar算法中的拟物......
随着软硬件设计的规模越来越大,功能越来越复杂,往往导致形式化验证出现"组合爆炸"问题,而谓词抽象方法是解决状态空间"组合爆炸"......
现场可编程门阵列(FPGA)主要包括可配置逻辑模块和布线模块,它支持可编程重复配置,具有灵活、风险低、开发周期短等优势,在通信、......
随着集成电路规模和复杂度的迅速提高，集成电路的测试工作变得更加复杂和重要。测试向量的生成速度和分布对测试收敛速度具有决定性......
多年来,集成电路测试是制约我国集成电路工业的“瓶颈”。在半导体技术工艺跨入深亚微米甚至纳米时代的今天,仅仅基于固定型故障的......
