并行ACS设计相关硕士博士期刊学术论文

针对大约束长度Viterbi译码器硬件复杂,功耗大的问题,进行了RTL级的低功耗设计降低其动态功耗,使用并行ACS设计、门控时钟以及原位......