Viterbi译码器相关论文
参照IEEE 802.16a信道卷积编码技术规范,提出一种Virterbi译码器的新的设计方案,在Matlab环境下对所设计出的译码器进行译码性能等......
会议
本文提出了一种优化的Viterbi译码器实现方式.通过Matlab仿真,选取译码最优化参数,使用IP核实现,达到最优化的译码性能.该实现方式......
卷积码及其Viterbi译码是一种在移动通信系统和卫星通信中广泛使用的信道编码方案.本文介绍了Viterbi算法的基本原理,并给出了一个......
针对大约束长度Viterbi译码器硬件复杂,功耗大的问题,进行了RTL级的低功耗设计降低其动态功耗,使用并行ACS设计、门控时钟以及原位......
超宽带(UWB)通信系统需要高达480Mb/s的Viterbi译码器,而传统并行Viterbi译码器结构难以在现场可编程门阵列(field-programmable g......
该文分析了WCDMA传输信道编码和复接技术,围绕3GPP规范TS25.212对编码复接流程和各模块算法作了详细的介绍.在此基础上,该文给出了......
卷积编码是深度空间通信系统和无线通信系统中常用的一种编码方式.在1967年,Viterbi提出了卷积码的Viterbi译码算法,它是一种卷积......
卷积编码是深度空间通信系统、无线通信系统及广播系统中常用的一种编码方式,卷积码的最佳译码-Viterbi译码由于具有译码性能好,译......
Viterbi算法是卷积编码的最大似然译码算法。Viterbi译码器是Viterbi算法的硬件实现。在数字通信领域,卷积码编码应用得很广泛,因......
由于兼具低成本、高密度、高性能和配置灵活等特点,SRAM型FPGA在航空航天、通信等领域应用广泛。相较于其他逻辑器件,SRAM型FPGA对......
在现有的回溯译码算法基础上，提出了一种支持多模式Viterbi译码器幸存路径存储管理的方法-基于One-pointer算法的滑动窗回溯法，......
为满足当前通信系统中存在的多种通信标准要求,提出了一种基于滑窗回溯的多标准Viterbi译码器.与其他Viterbi译码器相比,该译码器......
期刊
本文分析了递归系统卷积码和非递归系统卷积码,讨论了Viterbi译码的硬件实现方法,提出并实现了一种通用Viterbi译码器结构,满足了......
紫外光通信是基于大气散射和吸收的无线光通信技术。分子(颗粒)的强吸收作用使得在近地面太阳光没有紫外光波段,属于日盲区,减少了......
前向纠错编码技术，特别是卷积编码，是无线数字通信系统中十分重要的部分，Viterbi译码器就是其中的经典代表，它是现代无线通信系统的重......
随着通信技术的发展，人们的生活工作已离不开无线通信技术，同时由于人们对通信的速度和质量的要求日益提高，驱动着无线通信技术进一步......
该文以WCDMA下行链路硬件实验平台的开发为背景,介绍了WCDMA的相关知识及关键技术,着重论述了Viterbi译码器和Rake接收机部分模块......
该文就是在卷积码约束度大的情况下,降低Viterbi译码器的硬件复杂度,同时保证一定的译码速率,用FPGA上设计实现Viterbi译码器.该文......
学位
作为SoC(System-on-Chip)设计方法学的重要组成部分，可重用设计已经成为开发高复杂度芯片的必然选择。如何有效的使用该方法从而使......
学位
如今，移动运营商面临日益激烈的竞争环境，利润空间逐步压缩。单用户APRP值增长缓慢，甚至在减少，而由于移动互联网的发展，数据流量迅速上......
基于对传统Viterbi译码器的分析和对改进的Viterbi算法理论的修正,提出了一种新的Viterbi译码器的实现方法.通过对路径度量值的深......
期刊
分布式Viterbi译码器是一种物理分散、逻辑统一的译码器.它在多个现场可编程阵列(FPGA)上实现各功能模块,以充分利用各FPGA的容裕......
对MIMO-OFDM系统和Viterbi译码器算法作为最流行的卷积码解码方案进行了探讨。对Viterbi译码器进行进一步的优化设计以及降低其复......
卷积编码是前向纠错的差错控制编码方法之一, Viterbi译码是卷积码的一种杰出的译码算法,它是一种最大似然算法,适于硬件实现.本设......
现有的各通信系统中卷积码的约束长度各不相同.为充分利用现有资源很有必要研究多约束长度的Viterbi译码器.基于FPGA讨论了实现多......
设计了一个高速（2，1，6）Viterbi译码器，通过采用并行基-4结构和比特级进位保存算法（Carry-Save Arithmetic），改进了Viterbi算法中加-比-选单......
全数字电力线载波通信是采用高压电力线进行通信的一种手段，而基带调制对全数字电力线载波机的整机性能有着非常重要的影响。提出了......
本文介绍了Intel公司STEL-2060C Viterbi译码器的特征,分析了该芯片在应用中的关键性问题并给出在高清晰度数字电视中的应用实例.......
根据现代通信系统对自适应性和低功耗的要求,设计了一种自适应的Viterbi译码器,通过设计可重构的幸存路径存储管理单元（SMU）,译码器......
用于处理航天飞机遥测数据的数据通信系统已在新墨西哥白沙靶场这里的遥测主控站JIG-56中建成。因为航天飞机数据进行了卷积编码,......
介绍了Viterbi译码的原理,并用Verilog硬件描述语言设计实现了Viterbi译码.实验表明,用这种硬件实现的Viterbi译码器译码速率高达4......
基于对传统Viterbi译码器的分析和对改进的Viterbi算法理论的修正，提出了一种新的Viterbi译码器的实现方法。通过对路径度量值的深......
Viterbi译码器中幸存路径存储管理一直沿用两种传统方法——寄存器交换法和回索法。寄存器交换法内连关系过于复杂，而且功耗较大；回......
Ｖｉｔｅｒｂｉ译码器中的大容量、宽带宽存储器限制了译码器的速度和系统的功耗，合理地组织这个存储器是提高译码器速度，降低系统功耗的关键。从电......
卷积码是通信系统中常用的差错控制编码;(2,1,6)卷积码是卫星通信中常用的卷积码;采用大数准则的Viterbi译码算法是在常用的Viterb......
文章使用基四的ACS单元来设计高速、低功耗Viterbi译码器.相对于基二的ACS单元,其复杂度提高了一倍.因此,针对于具体FPGA硬件实现,......
幸存路径存储电路ＳＭＵ是Ｖｉｔｅｒｂｉ译码器硬件实现的三大组成部分之一，本文提出了ＶＬＳＩ实现方法不同于传统的寄存器交换法与回索法，它利用带有清零端Ｄ触发......
介绍了一种Viterbi译码器的硬件实现方法.设计的基于硬判决的Viterbi译码器具有约束长度长(9)、译码深度深(64)的特点.为了兼顾硬......
提出了将预计算方法用于Viterbi译码器ACS单元的设计中，根据所选输入，预先计算出加比选结果，避免全部输入参与运算；通过减少电路开关行......
提出了一种实现高速并行Viterbi译码器的结构,并且将SMDO法[1]用于幸存路径存储和输出模块部分.本设计已基于FPGA得以实现,获得了......
Ｖｉｔｅｒｂｉ译码器中幸存路径存储管理一直沿袭两种传统方法－寄存器交换法与回索法。寄存器交换法内连线机制过于复杂，不利用大状态数译码器的硬......
本文介绍了广泛应用于通信系统的通用维特比译码器的设计与实现.提高了译码器的硬件结构和整体性能.......
详细分析了(2,1,6)Viterbi译码器的实现结构,提出了基于模块化并行算法构建Viterbi译码器,并利用Verilog在XilinxISE6.2中进行了建......
根据DVB—T标准中FEC内码的要求，采用FPGA技术实现了R=1／2，64状态，基4，16电平软判决高速Viterbi译码器。通过将原有基2蝶形运算分裂为基......
对Viterbi译码器3个重要组成部分之一——幸存路径管理和存储模块进行优化设计。采用一种新的方法（改进的寄存器交换法）作为幸存路径......
文中给出基于软判决和回溯法的高速Viterbi译码器的设计和实现.该译码器采用新颖的幸存路径存储结构和回溯解码电路结构,幸存路径......
基于状态机设计了FPGA平台的卷积码Viterbi译码器。分析了该卷积码的格型图。利用其状态转移矩阵特点对Viterbi译码算法进行了简化......
第三代移动通信系统标准中普遍采用卷积码和Turbo码作为信道编码方案.本文首先阐述了维特比译码算法,然后论述了(2,1,3)卷积码编码......
介绍了基于超宽带（UWB）通信系统的（2，1，6）卷积码和Viterbi译码基本原理，设计了串行Viterbi译码器及各个子模块实现电路，采用Altera公司的Ap......
Viterbi算法是卷积码的最优译码算法.设计并实现了一种高速(3,1,7)Viterbi译码器,该译码器由分支度量单元(BMU)、加比选单元(ACSU)......
