延迟锁相环相关论文
因单光子雪崩二极管（Single Photon Avalanche Diodes,SPAD）高灵敏度、高速、高增益的特点,使得基于SPAD的光子飞行时间（Time-of-Flig......
直接数字频率合成器（Direct Digital Frequency Synthesizer,DDS）是当代电子系统中的一个关键单元,因其可以提供的高性能的频率输出......
随着集成电路工艺特征尺寸不断减小,工作速度不断提高,各类电路系统对时钟电路的性能要求越加苛刻。时间数字转换器(Time to Digit......
随着半导体集成电路技术以及通信技术水平的不断提升,CPU高密度计算、密集图像信息处理、网络信息交互以及高密度数据传输都对I/O......
近几年,直流-直流转换器在高速、低压和高效率等方面的要求越来越苛刻。传统的模拟电源转换器受环境影响较大,并且控制精度难以提......
随着集成电路技术的快速发展,片上系统的工作频率越来越高,其内部电路对高频时钟信号的要求更加苛刻,因而片内时钟电路的性能日益......
针对单光子探测盖革雪崩焦平面读出电路应用,基于全局共享延迟锁相环和2维H型时钟树网络,该文设计一款低抖动多相位时钟电路。延迟......
利用光纤进行相位稳定的微波频率参考的远距离分配,在深空科学研究、基础物理测量以及多基地雷达技术方面有着广泛的应用需求。研......
直接序列扩频通信是目前应用最广的一种扩频系统。同步技术是直接序列扩频通信系统中的关键技术之一。本文从理论上对该技术进行了......
时钟信号是数字电路中的关键信号,它在模块间传递的延时及相位偏移是衡量时钟分布质量好坏的重要指标。随着工艺尺寸的不断缩小,集......
随着通信技术和集成电路工艺技术的发展,数字信号处理和传输的速度越来越快,同时模拟信号和数字信号之间的转换速率也越来越快,对......
延迟锁相环电路是目前高频时钟产生电路中的重要研究课题之一。和传统的锁相环相比,延迟锁相环内采用了压控延迟线,其时钟抖动更低......
随着集成电路的快速发展,用户要求通信系统以更高速度和更远距离实现数据传输,因此串行通信系统逐步取代传统并行通信系统。FC-PI......
本文主要对跳频通信系统中同步过程中的两个阶段:捕获和跟踪,进行了深入的研究,对串、并、串并捕获方式以及抖动、延迟锁相环跟踪......
给出了一种适用于分时采样结构A/D转换器的等间距8相时钟发生电路。介绍了延迟锁相环(DLL)的结构,给出了每一模块的具体模型并加以......
针对延迟锁相环的结构和对单粒子效应敏感性的分析,提出了一种具有锁定检测结构的新型抗SET加固DLL结构,该结构能在满足原有DLL性......
针对现有基于PLLs/DLLs的全数字化同步倍频器结构存在的不足,提出了一种基于双环结构的全数字同步倍频器。它由延迟锁相环和锁频环......
设计了一种宽频率锁定范围、倍频数可编程的延迟锁相环。它引入了条件振荡控制电路，使该电路在保持DLL一阶系统和低抖动性能优势的......
基于0．18μmCMOSMixedSignal工艺，设计实现了用于高速ADC的低抖动时钟稳定电路。在传统延迟锁相环结构（DLL）时钟电路研究基础上进行改......
直接扩频通信（DSSS）作为通信领域有效扩展频谱的前沿技术,由于其隐蔽性好,抗干扰性强,速率高等特点,已被广泛应用许多领域。同步系统......
根据对OFDM信号特性的分析,本文直接从接收信号中提取相关序列,构造了一种延迟锁相环算法,该算法将每个OFDM符号作为一个整体进行......
介绍了一种可用于DLL的控制模块，设计了控制模块的具体电路，并着重优化了控制算法，使其锁定速度快、支持的输入时钟信号频率范围大、......
提出了一种适用于DDR SDRAM控制器的DLL新结构，在不同的工艺、电压和温度（PVT）条件下，DDRSDRAM的数据经过传输线传输后均能被器件采样......
设计了一种宽频率工作范围、可编程的频率合成器.引入自偏置的DLL结构及启动电路扩展系统频率范围,消除误锁定,在保证DLL系统稳定......
介绍了一种用于高速ADC的低抖动时钟稳定电路。这个电路由延迟锁相环（DLL）来实现。这个DLL有两个功能：一是通过把一个时钟沿固定精确......
本文根据直接序列扩频码分多址(DS-CDMA)系统上行链路伪随机码跟踪的特点,给出并分析一种全数字非相干延迟锁相环(DLL),该DLL采用......
针对伽利略信号调制的特点，提出了一种基于滤波相关器法的多路径消除方法ELSC（early-late strobe correlator）．通过对滤波相关器法应用......
针对卫星导航接收机性能易受多径信号的影响,提出了一种基于窄相关的BOC信号的多径减弱方法。该方法通过调整本地伪码相位使码跟踪......
直接序列扩频（DSSS）是通信数据链中广泛采用的一种信号调制方法,而实现伪随机码（PN码）同步是直接序列扩频通信系统正常工作的前提。从......
在ISE集成开发环境中,用硬件描述语言对FPGA的内部资源DLL等直接例化,实现其消除时钟的相位偏差、倍频和分频的功能.时钟电路是FPG......
时钟产生电路是集成电路系统中不可或缺的模块,时钟质量的好坏直接决定系统的整体性能。相对于锁相环,延迟锁相环(Delay Locked Lo......
扩频通信(Spread Spectrum Communication,SSC)是一种信息处理传输技术。在信息时代,扩频通信技术因具有保密性强、抗干扰性强、可......
文章设计了一种用于高速流水线ADC的时钟管理器，该电路以延迟锁相环（DLL）电路为核心，由偏置电路、时钟输入电路、50％占空比稳定电路和无......
超宽带脉冲信号具有高时间分辨能力,能达到厘米级的定位精度。目前,脉冲超宽带测距定位系统中普遍采用基于能量检测的非相关到达时......
设计了一个应用于SFI-5接口的2.5Gb/s/ch数据恢复电路.应用一个延迟锁相环,将数据的眼图中心调整为与参考时钟的上升沿对准,因而同......
本文针对GALILEO/GPS中频接收机同步跟踪性能问题进行研究。主要进行GPS扩频信号和GALILEOBOC(m,n)信号的自相关函数峰值的比较,GP......
在高速ADC中,高精度的时钟是整个芯片正常工作的保证,为了解决片外时钟的噪声、延时以及频率单一等问题,就需要在高速ADC中嵌入一......
通过分析突发式光接收模块的关键技术,有效地利用一个伪跨阻方式消除直流耦合带来的直流电平影响;采用自动门限控制技术实现突发式......
随着通信技术的不断发展,计算机处理速度不断提高,信号处理的速度也越来越快。时钟产生电路作为数字集成电路的核心模块,会在很大......
回 回 产卜爹仇贱回——回 日E回。”。回祖 一回“。回干 肉果幻中 N_。NH lP7-ewwe--一”＄ MN。W;- __._——————》 砧叫]们......
为实现扩频通信系统中收发端伪随机序列的同步，研究了延迟锁相环的应用；针对其存在跟踪小信号速度慢、到达稳态时间长等问题．提出了归......
针对多载波CDMA系统的特点,该文提出一种基于采样点选择和矢量旋转的全数字定时跟踪方案。该方案充分利用准时路复相关矢量信息,通......
该文提出和研究了一种用于直接序列扩频系统的全数字非相干PN码定时跟踪环,除利用超前／滞后支路相关值的差别外,它还利用了准时支路......
延迟锁相环(DLL)在DDRnSDRAM内存控制器的设计中具有广泛应用。传统延迟锁相环(DLL)在DDRn SDRAM电源关闭模式(PowerDownMode)退出......
本文设计了一种能够产生256路采样时钟、低抖动的多相延迟锁相环电路。该电路由鉴频鉴相器、电荷泵、环路滤波器和压控延时链四部......
介绍了一种跳频跟踪方法延迟锁相环的工作原理，并使用Matlab6．5建立了延迟锁相环的仿真系统．根据仿真结果对这种跳频跟踪环路跟踪性能......
分析了噪声以及器件失配对延迟锁相环的抖动影响,并对延迟锁相环的各模块进行了Verilog-A精确建模和性能仿真。仿真结果表明,器件......
在多FPGA设计中,时钟信号的传输延时造成了FPGA间的大时钟偏差,进而制约系统性能。为减少时钟偏差,该文提出一种多数字延迟锁相环（D......
当今时代集成电路技术和科学技术飞速壮大,模拟信号与数字信号彼此的要求更加严格,不仅仅是在转换运行速度上,而且覆盖其精度与集......
