高频时钟相关论文
提出一种高频时钟电路的设计方案。利用一款先进的可编程时钟合成器MPC92433,基于FPGA的控制,实现4对LVDS信号输出。系统经过测试,......
FPGA(现场可编程逻辑门阵列)内部集成了四个全数字片内延时锁定环电路(Delay-Locked Loop,缩写为DLL),利用它能够实现对芯片输入时......
本文介绍了运用FPGA和时钟芯片，产生高达1G的高频时钟的电路设计方法．经过调试电路达到了设计要求，证明该设计是合理的。......
介绍了为PET(正电子发射断层扫描仪 )的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路。该电路利用FPGA芯片来实现......
