切换导航
文档转换
企业服务
Action
Another action
Something else here
Separated link
One more separated link
vip购买
不 限
期刊论文
硕博论文
会议论文
报 纸
英文论文
全文
主题
作者
摘要
关键词
搜索
您的位置
首页
会议论文
自定时SRAM的功耗与性能优化
自定时SRAM的功耗与性能优化
来源 :第十二届计算机工程与工艺全国学术年会(NCCET'08) | 被引量 : 0次 | 上传用户:WUST_SXC
【摘 要】
:
本文分析了SRAM的自定时技术,在确定敏感放大器最小工作电压的基础上,对一个128Kb SRAM的时序电路进行了结构上的优化.通过减小住线放电时间并降低位线上的电压摆幅,SRAM功耗
【作 者】
:
吕韬
李振涛
许邦建
唐金栋
【机 构】
:
国防科技大学计算机学院,湖南 长沙 410073
【出 处】
:
第十二届计算机工程与工艺全国学术年会(NCCET'08)
【发表日期】
:
2008年期
【关键词】
:
自定时技术
SRAM
功耗
敏感放大器
时序电路
工作电压
放电时间
电压摆幅
128Kb
优化
延时
结构
基础
分析
下载到本地 , 更方便阅读
下载此文
赞助VIP
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
本文分析了SRAM的自定时技术,在确定敏感放大器最小工作电压的基础上,对一个128Kb SRAM的时序电路进行了结构上的优化.通过减小住线放电时间并降低位线上的电压摆幅,SRAM功耗降低了25.5%,延时减小了31%.
其他文献
高速并行前缀加法器设计比较
整数加法器是微处理器的核心部件.为了提高微处理器的性能,需要时其中整数加法器进行精心设计.本文对几种经典的并行前缀加法器和Ling并行前缀加法器进行了比较,比较的角度为
会议
高速
并行前缀加法器
整数加法器
微处理器
应用范围
设计
结构
优缺点
性能
算法
速度
面积
经典
角度
核心
功耗
分析
NAND Flash存储器控制器的设计
本文在阐述NAND Flash接口特点的基础上,讨论了基于AMBA总线的NAND Flash控制器的设计及其硬件实现方法,该控制器已通过验证并已应用到某型手机芯片中.
会议
Flash
存储器控制器
手机芯片
实现方法
接口特点
AMBA总线
硬件
验证
讨论
设计
基础
基于乘加融合的浮点加法算法研究
目前很多处理器的FPU都开始以MAF为基础,这种结构使得乘加运算的延迟和精度都有很大改善,但是基于这种结构的加法或者乘法运算的延迟却比单独的加法器或者乘法器的延迟要高,
会议
浮点加法器
加法运算
优化方法
结构
加法算法
多处理器
乘加运算
乘法运算
乘法器
速度
精度
基础
单元
不变
FPU
哈密瓜新品种“新蜜37号”
哈密瓜新品种新蜜37号是新疆维吾尔自治区农业职业技术学院实验农场选育的厚皮甜瓜新品种,2005年2月通过新疆维吾尔自治区农作物品种审定委员会新品种审定。1.亲本来源和选育
期刊
哈密瓜
区域试验
薄皮甜瓜
亲本来源
实验农场
自交系
角斑病
霜霉病
农作物品种审定
品比试验
GSM维特比译码器的设计与优化
本文分析了递归系统卷积码和非递归系统卷积码,讨论了Viterbi译码的硬件实现方法,提出并实现了一种通用Viterbi译码器结构,满足了系统性能要求,降低了硬件实现开销和系统功耗
会议
GSM
维特比译码器
递归系统卷积码
Viterbi译码器
硬件实现
系统性能
系统功耗
实现方法
讨论
开销
结构
分析
2010年12月普通冷轧薄板(卷)分国别(地区)进口情况
请下载后查看,本文暂不支持在线获取查看简介。 Please download to view, this article does not support online access to view profile.
期刊
冷轧薄板
累计金额
哈萨克斯坦
台湾省
同比
同期
LVDS驱动器中预加重电路的设计与实现
在LVDS驱动器端对信号进行预加重,可以有效降低信号在传输过程中的码间干扰问题。使信号能进行更远距离的传输、驱动器能在更高的频率下工作.本文设计并分别实现了两种LVDS驱
会议
LVDS驱动器
预加重
电路仿真
信号
设计目标
模拟结果
干扰问题
电流
传输过程
远距离
算方式
流方式
频率
开关
工艺
方案
CMOS
RS(244,212)译码器设计与实现
本文根据低复杂度位并行体系结构多项式有限域乘法器原理,设计并优化了GF(28)域通用乘法器及固定因子乘法器,该乘法器有效降低了硬件功耗、提高了译码速度.采用BM算法、钱搜
会议
高可靠8051中ALU的设计与实现
本文主要研究微处理器可靠性增强的相关技术,并基于一款与标准8051兼容的微处理器将三模冗余、Berger码检测等可靠性增强技术运用于其中.同时对经过可靠性加固的模块进行了功
会议
高可靠
ALU
可靠性
微处理器
增强技术
相关技术
三模冗余
技术运用
测试数据
Berger码
模块
结果
检测
加固
功能
分析
标准
DVB-S2中BCH码译码器的FPGA设计与实现
本文以宽带多媒体卫星为应用背景,针对符合DVB-S2标准的卫星接收机中BCH译码器的功能需求,采用BM迭代译码算法设计了参数可配置的二进制BCH码译码器.使用Verilog语言时所设计
会议
与本文相关的学术论文