论文部分内容阅读
该文提出一种从版图自动生成电路逻辑图的方法。该方法主要是从MOS IC版图中提出电路的逻辑关系，而后根据这些逻辑关系由计算机自动生成电路的逻辑图，供版图的逻辑验证之用。该方法应用了排队技术和布局优化技术等，使生成的电路逻辑图符合一般的要求，节省面积。该方法同样能支持top-down的设计过程。该方法已程序化，并用于多种MOSIC电路版图的电路逻辑图的自动生成。（本刊录）