单核处理器的性能相比在将来一段时间之内都将保持快速增长的网络流量带宽越来越趋于瓶颈。众核处理器作为拥有强大并行处理能力的新一代处理器,成为有效解决以上问题的手段之一。目前众核处理器定义为可以集成几十到上百个计算核心,同时每个核心都可以作为单独的执行单元对某子任务或数据包整体。众核处理器主要通过增加计算核心数目与优化系统架构提升性能,因此如何有效地保证应用性能的同步提升是众核硬件平台应用面对的主要问题。本文通过对传统并行入侵检测模型与现有Tilera系列硬件平台的硬件的分析特点进行分析,提出众核平台的并行化系统设计要点,并以此为基础设计和实现了高速并行化入侵检测系统。本文的主要研究内容如下:1、分析和总结了以Suricata为代表的现有的主流并行化入侵检测系统的体系结构,并对Suricata的三种工作方式结合现有tilera系列硬件平台的硬件特点进行了理论分析。提出了众核入侵检测系统的设计要点。2、结合提出的系统设计要点,本文提出了一种基于非统一内存访问与内存池的入侵检测结构。该结构将传统的流水线模式与并发模式相结合,在尽可能少的进行核间通讯的前提下,最大程度的提升了单核的内存使用效率和cache命中率。同时使用共享内存池进一步提高了读写密集情况下的内存使用效率,并使用改进的无锁通讯队列实现了高效的模块间通讯机制。使得该架构在众核平台具有很高的实用性,其主要模块的设计思想也具有一定程度上的可移植性。最终实现了高效的基于众核平台的入侵检测系统。3、完成了对系统整体与各个主要功能模块的性能评估,在评估系统过程中,本文还对本架构相对于传统系统的改进点进行评估。实验结果均表明本系统的相比于传统的入侵检测系统更能有效发挥众核平台的硬件特性,具有非常高的系统资源使用效率。