随着集成电路工艺尺寸不断缩小，工作频率不断提高，使得芯片中更加频繁地出现一种新的故障。这些故障的存在让被测电路的时延发生变化，导致电路失效，这类故障被称为时延故障。超深亚微米以及纳米工艺技术很容易带来串扰噪声、工艺参数变化、电源噪声以及电阻开路和短路等现象，它们导致电路中出现的时延故障更多的是小时延故障。小时延故障是指故障大小小于一个时钟周期的时延故障。小时延故障能够被检测到的条件为故障大小必须大于敏化路径的时间裕量（slack）值，时间裕量是测试时钟周期减去该故障敏化路径时延得到的差值。近年来，小时延故障对高频工作电路的性能和质量影响越来越大，小时延故障测试已经成为生产测试中不可缺少的环节，受到越来越多的关注。故障模拟是评估测试质量的重要手段，模拟后得到的故障覆盖率是衡量测试质量的指标。但是由于集成电路的大规模和高复杂度等特点，要得到很高的小时延故障覆盖率所需的测试向量越来越多，致使小时延故障模拟成本越来越高。为了降低模拟成本，本文提出了一种高效的小时延故障模拟方法，基于该方法采用了两种不同的故障注入模式，实现了两种小时延故障模拟器。本文提出的高效模拟方法采用新的波形表达方式，即用一串二进制位来表示波形。相对于目前已有的波形表达方式，该方法让波形表示简单、易于存储、运算快。利用这种表达方法，本文首先采用确定故障注入模式（注入已知大小的故障）实现故障模拟器。确定故障注入模式可以知道每种大小的故障在模拟过程中的电路行为，这样有利于收集模拟过程信息，分析故障特点，帮助测试中的其他环节。实验结果表明，与同样模式下的最新研究相比，该方法极大提高了模拟速度，减少了内存消耗。这些优势完全是由新的波形表达方式所带来。在这种高效的模拟方法上，本文进一步改进原来的确定故障注入模式，采用非确定故障注入模式。在该模式下，每次注入的小时延故障大小是未知（非确定）的，最后可得到每个故障的检测区间，并且应用时延故障概率分布来计算故障覆盖率。实验结果表明，该模式下能使故障模拟速度进一步提高数倍。