重离子超导同步加速器NICA（Nuclotron-based Ion Collider fA-cility）是位于俄罗斯杜布纳的一种新型加速器,用来研究致密重子的性质。MPD（Multi Purpose Detector）探测器是NICA中三个重要的探测器之一,探测器前端数据传输面临着海量数据传输需求和辐射环境的挑战。因此,抗辐射的高速并串转换（Serializer）技术配合光纤数据传输（10 Gbps/ch高速串行数据通道）是目前解决这一挑战的主流方案。本文的主要研究工作是采用SMIC 55nm RF CMOS工艺设计一款应用于NICA-MPD探测器的10 Gbps并串转换芯片。该芯片采用两级4:1 MUX（Multiplexer）电路级联的方式将16路625 Mbps的并行输入数据串行化为1路10 Gbps的数据输出。本文的具体研究内容和创新点体现在以下几个方面:1.提出了全新的4:1 MUX电路结构:在传统的4:1 MUX电路模块中引入数据相位调整电路,解决了不同工艺角下数据采样裕度的问题,以到达最佳采样。电路仿真结果表明,在不同的工艺角下,采样脉冲均能在输入数据的中心采样,眼图张开且清晰,抖动为5.3 ps。2.采用时钟占空比调节DCC（Duty Cycle Correction）技术配合时钟相位对齐电路以减小时钟占空比失真。在时钟二分频路径上,采用两级占空比校正DCC电路级联方式配合时钟相位对齐电路来减小时钟占空比的失真。仿真结果表明,当输入时钟占空比从40%变化到60%时,经过该电路后输出时钟占空比在48.1%和51.9%之间变化,有效地减小了时钟占空比失真。3.采用预加重和共享电感技术以提高电路的带宽。为了补偿输出通道损耗,输出级电路采用一个档位可调的连续时间线性均衡CTLE（Continuous Time Linear Equalizer）预加重电路结构以补偿PCB（Printed Circuit Board）板传输线、绑定线、输出PAD等寄生参数带来的高频信号衰减,并在输出级加入共享电感以进一步拓展带宽。仿真结果表明,在7.5 GHz时最大的预加重幅度为7.5 dB。在缺省配置下,-3 dB 带宽为 10.2 GHz。4.采用了三种增强芯片抗辐照性能设计的方法:避免使用较小尺寸的PMOS管以减小总剂量TID（Total Ionizing Dose）效应对电路性能的影响;完全避免使用动态结构的逻辑门锁存器、触发器结构,以克服单粒子翻转SEU（Single-Event Upsets）效应;在数字模块SPI前端Verilog级别对逻辑结构进行三模冗余加固TMR（Triple Module Redundancy）,以克服单粒子翻转效应对电路性能的影响。目前,芯片已在SMIC55nm CMOS工艺上完成整体设计,版图总面积为1630μm×570 μm,其中核心部分版图面积为582 μm×620 μm。芯片完整版图后仿真结果表明,在所有工艺角/温度条件下,芯片均能正确的实现16:1的并串转换,眼图张开且清晰。典型条件（TT27℃）下最终输出数据（10Gbps）眼图抖动小于5ps,满足预期设计指标。由于NICA项目整体进度安排,该芯片设计已确定于2022年7月递交流片,后续将进行PCB板的制作和实测。