现代战争对雷达的自动化和智能化水平提出了较高的要求,以雷达目标识别为代表的智能信息处理技术受到了广泛的关注。随着雷达信号带宽的持续提高以及识别数据库中目标种类的不断增加,给实时地完成目标识别任务带来了极大的挑战。由于雷达目标识别任务具有良好的并行结构,高效的并行处理算法成为了目标识别技术领域的研究热点。与此同时,以中央处理器(CPU)和图形处理器(GPU)为代表的硬件处理器的并行处理能力也越来越强大,这为雷达目标识别算法的并行加速提供了可能。基于上述背景,本文开展了雷达高分辨距离像(HRRP)识别相关算法的并行设计研究,并在多核心CPU处理器硬件平台和CPU+GPU的异构平台下进行了算法实现。主要工作内容概括如下:1.结合线性调频脉冲体制雷达HRRP识别流程,对每个环节常用算法的原理进行阐述。首先介绍了针对大时宽带宽信号脉冲压缩处理的分段脉冲压缩算法;然后介绍了针对相参积累期间目标越距离单元走动问题的Keystone变换及其两种常用实现方式,即DFT+IFFT算法和Chirp-Z算法;接着介绍了针对HRRP数据敏感性问题的常用预处理方法;最后介绍了四种经典的统计识别模型和卷积神经网络识别模型。2.阐述了CPU和GPU处理器硬件结构的区别,然后给出了针对多核心CPU处理器并行编程的C++11多线程编程方法,以及针对NVIDIA GPU处理器并行编程的统一计算架构(CUDA)的编程、执行模型。最后给出了CUDA并行编程的调试分析方法及内核优化技巧。3.详细分析了HRRP识别流程中各算法的并行结构,针对性地设计了相应的并行实现方案,完成了各个算法在CPU平台下的单线程实现和多线程并行实现以及在CPU+GPU平台下的多线程并行实现。通过仿真实验检验了各算法在两种并行实现方式下的运行结果,并以CPU单线程运行时间为基准,对比分析了两种并行实现方式下的加速效果。其中,分段脉冲压缩算法、DFT+IFFT算法、Chirp-Z算法、迭代对齐算法、最大相关系数(MCC)分类器和自适应高斯分类器(AGC)的建模、MCC识别、AGC识别、因子分析(FA)建模和复因子分析(CFA)建模过程的CPU多线程实现可以达到3～5倍的加速效果,相应的GPU并行实现也都可以达到5倍以上的加速效果;此外,基于卷积神经网络的识别方法也取得了一定的加速效果。这说明基于CPU的多线程并行实现方式和基于CPU+GPU异构平台的并行实现方式能够显著提升雷达目标识别任务的实时性。