随着多核处理器的发展,芯片中集成的核的数目不断增多,传统的二维片上网络已经无法满足日益增长的性能需求。由于三维集成电路工艺的不断发展和成熟,将IP核分配在三维拓扑结构上,可以提供比传统二维片上网络更高的网络吞吐率,更低的功耗。随着纳米科技的发展,互连线上的功耗相对加大。本文针对特定应用的片上网络,根据路由节点和互连线上的漏电功耗和动态功耗,建立了三维片上网络功耗模型。本文提出了基于传递规约无环图的三维布图规划技术3D-TRG,可以根据特定应用优化三维片上网络中模块的布局,从而使功耗更低。在三维布局中,许多表示法都无法表达所有的布局结构。文中提出的3D-TRG三维布图规划表示法可以表示几乎所有的布局结构,而且具有表达两两模块之间关系的天然属性。对于优化三维片上网络布局有着非常大的优势。本文基于布图规划技术优化三维片上网络功耗。三维片上网络功耗受到拓扑结构、映射、路由算法、布局、时延、带宽等多方面的影响,本文基于布图规划技术分别采用了模拟退火、遗传算法和离散粒子群算法分别对面向特定应用的三维片上网络进行了优化,并对三种算法的优化结果进行了对比分析。本文根据优化的拓扑结构、映射、路由算法和布局结果,使用三维不规则拓扑结构片上网络仿真器,面向多个特定应用进行了仿真实验。实验结果表明,评估总功耗与仿真总功耗的误差在3%以内。验证了本文的功耗评估模型以及优化算法中的功耗评估方法是简洁有效的。在仿真实验中,经过优化的三维不规则拓扑结构与三维Mesh拓扑结构相比,片上网络的总功耗降低了13%-16%,互连线功耗降低了24%-53%,而且网络的吞吐率也提升了2%-22%。可见使用优化的三维不规则拓扑结构,在大幅度降低功耗的同时,还能提升性能。另外,三维片上网络的互连线功耗比二维的互连线功耗降低了56%-72%,且保证性能几乎不受影响。