随着集成电路(Integrated Circuit,IC)制造工艺水平的提升和芯片面积的增加,大规模集成电路测试需要越来越多的测试数据。SoC(System-on-a-Chip)逐渐成为IC发展的主流模式,在单芯片中集成了各种不同类型的IP(Intelectual Property)核,使得测试数据将更为庞大。庞大的测试矢量集会带来很多问题。首先,测试设备需要更大的存储容量来存储这些矢量；其次,需要更多的测试通道；同时,为了提供全速测试,对测试设备的频率要求也日益趋高。所有这些问题,使得IC测试在IC的生产成本中所占的比重越来越大,也使得测试面临的挑战越来越严峻。因此,需要寻求新的测试方法来解决测试代价过大的问题。可测性设计(Design for Testability,DFT)是解决测试问题的一个比较好的办法,可测性设计通过在对IC进行设计的同时就考虑它的测试问题,使得IC生产出来后能较容易地被测试。内建自测试(Build-In Self-Test,BIST)就是一种非常重要和常用的可测性设计技术,已经成为解决板级测试和SOC测试问题的首选可测性设计手段。BIST设计方案的关键在于测试矢量(或向量)生成器(Test-Pattern Generator,TPG)的设计。本文在受控线性移位BIST结构的基础上提出了一种基于受控线性移位的测试矢量生成方法。在此方法中,通过对故障精简后的每个故障点分别产生对应的测试向量,利用直接存储(不需任何解压电路)控制码控制线性移位的方法,以一个向量为初始向量进行移位匹配,动态生成整个测试集。实验结果表明,应用该方法减少总的测试时间和存储开销的效果十分显著。由于本文所提出的受控线性移位生成测试矢量方法是一种test-per-clock的BIST测试方法。作为一种全速BIST测试,被测电路有可能由于持续的高温而失效或被烧坏。在本文的最后,对该测试方案下的测试功耗进行了优化,通过对原测试集中的向量进行挑选,在应用测试激励和响应捕获时屏蔽了大量无关向量,从而较大地降低了测试功耗。