边界扫描技术是一种标准的数字系统测试及可测性设计方法，它在工业界得到了广泛的应用。但是随着电子技术和高速数字通信技术的飞速发展，为了提高信号的传输速率，高速接口的使用越来越广泛。第一部边界扫描技术标准为IEEEStd1149.1，它主要是针对芯片内部互连和芯片与PCB板之间的低速数字信号的测试，但是对高级数字网络中交流耦合差分信号的测试，则表现出明显的不足。从而导致测试覆盖率大大的降低。在这种情况下，2003年IEEE通过了IEEE Std1149.6标准，这一标准主要是解决1149.1中无法检测的故障。虽然1149.6标准早在2001年就已经形成，但是由于标准需要向下兼容和处理交流特性的信号等特点，使得电路实现起来非常的困难，到目前为止，只有几款芯片真正实现这一技术。本文主要对边界扫描技术和具有交流耦合差分特性的信号进行了理论分析和研究，针对PCIE高速接口芯片实现边界扫描设计。1、详细分析了IEEE1149.6标准中针对交流耦合差分信号的边界扫描设计方法，提出了针对高速接口PCIE芯片的边界扫描设计方案并进行了电路逻辑设计，主要包括数字驱动器模块、数字接收器模块、模拟测试接收器模块和1149.6测试访问端口TAP。2、采用全定制的方法实现了边界扫描电路中的数字驱动器模块和数字接收器模块的版图设计。本文还分别对边界扫描设计电路中的指令集、交流测试信号和模块的版图设计进行了模拟验证。模拟结果表明，该边界扫描设计是正确的。