论文部分内容阅读
更高阻断电压、更高功率密度、更高转化效率是电力电子器件技术发展持续追求的目标。相比于传统的硅（Si）材料,4H晶型碳化硅（4H-Si C）材料拥有更大的禁带宽度,更高的临界击穿电场强度和热导率等材料特性,适用于高压大功率电力电子器件的制造。当单极型器件阻断电压达到10 k V甚至更高时,高导通电阻成为限制其应用的主要因素。以绝缘栅双极型晶体管（IGBT）为代表的双极型器件可以通过电导调制效应实现更低的导通电阻,更加适合智能电网和新型军事装备电力系统等高压大功率应用。IGBT器件结构对外延材料质量提出了更高的要求,围绕IGBT器件对外延材料的需求,本文重点开展高速外延和外延缺陷控制等关键技术的研究,取得的主要进展包括:（1）获得了不同外延速率下的C/Si比工艺窗口及其变化规律获得了不同外延速率下,能够避免外延片表面出现巨型台阶聚并形貌的进气端C/Si比数值范围（工艺窗口）及其变化规律。通过实验数据分析,掌握了生长界面处实际碳硅气氛平衡点和进气端C/Si比工艺参数的对应关系。在本文的实验条件下,当进气端C/Si比等于0.84时,反应室达到碳硅气氛平衡点。基于碳硅气氛平衡点,提出了高速外延工艺气氛调控的方法,拆分C/Si比工艺窗口为富硅气氛、碳硅平衡气氛和富碳气氛区,更为有效地指导后续精准掺杂浓度控制及缺陷密度优化。分析了工艺条件超出工艺窗口后,外延片表面质量发生退化的机理,给出了C/Si比工艺窗口上限和下限随外延速率变化的计算公式;预期结果表明:随着外延速率的增加,C/Si比工艺窗口上限和下限不断向平衡C/Si比收敛,对应C/Si比工艺窗口随着外延速率的增加逐渐收窄。（2）掌握了4H-Si C外延过程中低浓度n型可控掺杂技术及均匀性调控方法针对万伏级IGBT器件对低浓度(2E14 cm-3)n型4H-Si C可控掺杂的需求,掌握了n型掺杂效率随C/Si比等工艺参数的变化规律:当进气端C/Si比位于富硅气氛区时,受C/Si比和外延速率共同作用,n型掺杂效率随C/Si比的提高快速下降;当C/Si比位于碳硅平衡气氛区或富碳气氛区时,n型掺杂效率随C/Si比提高而下降的变化趋势变缓。为实现低浓度n型可控掺杂,外延工艺采用的进气端C/Si比须位于碳硅平衡气氛区或者富碳气氛区。在60μm/h的外延速率下,采用0.84以上的C/Si比就可以将背景掺杂浓度控制在1E14 cm-3以下,最低可控n型掺杂效率为9.69E13 cm-3/sccm。在6英寸n型掺杂外延层片内均匀性控制方面,通过调节中央和侧边气路的主氢和n型掺杂源流量配比实现了优异的片内外延厚度及掺杂浓度均匀性。外延片厚度不均匀性≤2%,掺杂浓度不均匀性≤5%。（3）掌握了4H-Si C外延过程中高浓度p型可控掺杂技术针对双极型器件对高浓度(1E19 cm-3)p型可控掺杂的需求,研究了分别以三氯氢硅、硅烷作为硅源的工艺条件下p型掺杂效率随掺杂源（三甲基铝,TMA）流量而变化的特征规律。指出氯基气氛的引入是大幅降低Al并入效率的主要原因;在氯基气氛中,要实现高浓度Al掺杂必须通入大流量TMA,由TMA引入的碳源将直接影响到反应室内的实际C/Si比,导致外延片表面质量退化。开发了适用于高浓度p型4H-Si C外延层生长的专用工艺。采用硅烷生长的6英寸p型4H-Si C外延层Al掺杂浓度≥1E19 cm-3,片内径向5点掺杂浓度不均匀性≤10%,且表面未出现巨型台阶聚并,符合器件设计要求。（4）建立缺陷成核和延伸模型,外延生长了低缺陷密度的4H-Si C厚膜材料根据4H-Si C外延材料表面形貌缺陷分布图与肖特基二极管（SBD）器件反向耐压(Vbr)失效分布的对应关系,明确了表面形貌缺陷的危害程度。位于芯片有源区内的三角形缺陷100%会导致芯片失效,为致命性缺陷。根据逐层抛光剥离追踪掌握的表面形貌缺陷与衬底位错缺陷的对应关系,建立了4H-Si C外延层中三角形缺陷、胡萝卜缺陷的成核模型以及螺位错、刃位错、基平面位错以及层错的延伸模型。通过工艺优化及衬底筛选,有效提高了外延片表面可用面积（2mm×2mm单元格）至95%以上,降低三角形缺陷密度至0.3 cm-2以下。针对导致双极型器件性能退化的基平面位错,创新地设计了复合缓冲层结构,通过掺杂诱导结合中断生长,有效促进基平面位错向刃错的转化,实现基平面位错密度趋近于“零”的4H-Si C外延材料生长。（5）有效降低Z1/2深能级缺陷浓度,提高外延层少子寿命根据深能级瞬态谱测试所获得的不同工艺条件制备样品中的Z1/2深能级缺陷浓度随外延速率、C/Si比以及生长温度而变化的关系,掌握从外延层面均匀降低厚外延层中Z1/2深能级缺陷浓度的有效方法:降低生长温度和采用碳硅平衡气氛。采用优化工艺条件并结合后续1450℃长时间干氧氧化,有效降低了Z1/2深能级缺陷浓度,将外延层少子寿命由1μs提高至7μs。（6）研制出基于自主外延材料的20k V 4H-Si C n沟道IGBT芯片设计了20k V 4H-Si C n沟道IGBT芯片外延结构,优化了IGBT专有的背面减薄和激光退火工艺,研制出n沟道IGBT芯片,阻断电压达到20 k V,微分比导通电阻仅为36 mΩ?cm~2,该阻值远低于相同阻断电压的单极型器件理论极限,充分体现了双极型高压大功率器件大电流密度的性能优势。