为形成具有自主知识产权的BPSK数字解调IP核，同时结合重庆西南集成电路设计有限公司的研发项目，本文重点研究了BPSK数字解调的ASIC设计与实现。　　 本文对技术实现中的载波恢复和码元同步这两个关键部分，进行了分析和优化。根据载波相位快速跟踪的要求，基于Hilbert鉴相算法来构建载波恢复环路，不仅提高了环路的鉴相速度，而且简化了环路的结构；根据码元快速同步的要求，基于Gardner算法来构建码元同步环路，提高了环路的跟踪速度。　　 本文首先在现有BPSK解调技术的基础上，设计了一个新的解调方案；然后，建立起系统仿真模型，对解调模型进行了浮点数仿真，并通过仿真验证，证明了本文所设计出的解调系统性能满足公司所提出的性能指标；接着，为了实现低功耗和误差控制进行了定点数仿真；再次，为了在短时间内发现ASIC芯片设计过程中的所有错误，同时能够更真实地模拟ASIC芯片运行，并得到一些参考指标，如芯片面积、功耗以及运行频率等，本文对解调方案进行了FPGA验证；最后，对设计进行了逻辑综合、布局布线以及静态时序分析等工作，完成了芯片的版图设计，并在台积电成功流片，同时，给出了详细的芯片测试方案。　　 本文的研究工作表明，对于所设计的BPSK解调方案，在基带码率为1.5M、信噪比不小于11.5dB的情况下，解调误码率低于0.1％，达到了公司所提出的在信噪比不小于15dB的情况下，解调误码率低于0.1％这一性能指标。