在过去十年中,随着光刻技术的发展,以及封装技术的提高,集成电路也进入纳米阶段,器件的尺寸越来越小、集成规模不断提高,现在的工艺允许在100纳米级的硅片上集成上亿的逻辑门；随着时钟工作频率的提高,电磁波长也与器件的尺寸相比拟,信号的反射、串扰以及电源网络的同步开关噪声等影响越来越强,成为影响信号完整性的主要问题;随着电压幅度的降低、电流的不断增大以及功率的增大,电压的噪声容限不断降低,微小变化都可能引起误操作、时延等问题,电源网络稳定性的设计越来越困难。因此能否为晶体管提供一个干净的电源将变得至关重要。本文首先对电源网络的电压调节模块、印刷电路板、封装、平面结构进行电源完整性讨论。采用谐振分析和阻抗分析来检测电源网络的合理性,并通过添加去耦电容优化电源网络,减小电压的过冲、地弹、振荡等现象。然后对芯片内部网格结构的电源网络进行研究,根据电源网格的对称性提出连续统方法,通过有限差分节点(有限元)对连续统方程进行计算,对理想边界和自由边界网格进行连续统仿真,检测电源的波动性,并在相同情况下和spice仿真比较,得到连续统仿真计算结果更精确,且计算量和网格的密集程度无关。