随着集成电路由原来的专用芯片(Application Specific Integrated Circuit,简称ASIC)时代进入片上系统(System on Chip,简称Soc)时代,设计完善某一特定功能的IP核成为了一个核心问题。在SoC中,不同IP核之间的数据传输非常频繁,为了能够尽量避免数据传输过程中出现的差错,校验码的设计与实现是非常必要的。基于此,本文设计并实现了能够产生数据校验码的运算模块,并且随着ARM公司推出的先进微控制器总线体系结构(Advanced Microcontroller Bus Architecture,简称AMBA)已成为目前业界最流行的片上总线工业标准。本文又给设计完成的运算模块编写数据接口,将其挂载在AHB总线上形成集成在SoC上的IP核。循环冗余校验(Cyclic Redundancy Check,简称CRC)算法检验的检错能力极强,在对于编码器和电路的检测中使用较为广泛,基于此,本文选用循环冗余校验作为校验码。传统的CRC运算方法多是基于线性反馈移位寄存器串行计算或者基于查表法并行计算,这两种方法都不可配置输入数据长度和CRC的版本,本文结合了这两种办法完成了可配置的CRC并行运算模块的设计。运算核有两种工作模式,分别是运算模式和校验模式。CPU可将运算核视为Slave,按照AHB传输协议向其写数据从而配置寄存器,同时,运算核可以作为外部Memory的Master,从Memory中读取数据并计算校验码,待运算核工作完成后会使能中断供CPU查询结果。随着SoC的发展,对数字IC验证的需求已经上升到和数字IC设计相同的地步了,因此对于设计完成的运算核进行功能验证是非常必要的。本文就基于目前最流行的验证方法学UVM搭建了一个对于本文所设计的运算核的验证平台,验证平台包含两个uvm＿agent,ahb＿agent用来模拟CPU的行为配置运算核内部寄存器,crc＿agent用来模拟Memory的行为与运算核进行数据读写交互。为了保证验证的完备性,本文采用的是基于覆盖率驱动的验证策略,首先编写并运行了一些基础测试案例,保证运算核和验证平台的基本功能正确,然后编写并运行了一些随机测试案例,在运行完成之后查看覆盖率报告,最后针对未覆盖功能点编写了少许的直接测试案例。本文最终完成了运算核的设计,能够按照AHB协议配置寄存器并计算出正确的校验码,输入数据的长度和CRC的工作模式都可以通过寄存器进行配置,运算核设计完成后搭建了UVM验证平台,使用覆盖率驱动的验证策略对运算核功能进行了验证。最终所有功能覆盖率均达到100%,功能验证完备,整个运算核符合设计要求。