高效的哈希算法的研究是当前安全领域研究的热点。本文以FIPS180-2 (Federal Information Processing Standards美国联邦信息处理标准)标准中的SHA256(Secure Hash Algorithm)为研究基础,以FPGA(Field Programmable Gate Array现场可编程门阵列)为实现介质,结合硬件编程所独具的一些特性,在FPGA芯片上实现了由SHA256哈希加密算法以及WISHBONE总线组成的加密系统。传统的软件实现的SHA256加密算法,在进行加密运算的时候会占用大量的CPU机时,同时存在着被暴力破解等安全隐患。本文使用CESYS公司的PCIe4BASE开发板,在Xilinx Virtex4 XC4VLX25 FPGA芯片上实现了一个加密系统,其组成分为SHA256核以及WISHBONE总线两个部分。在FPGA上通过VHDL语言实现的SHA256算法的过程中,在提高系统工作频率上利用FPGA硬件编程中的流水线操作以及数据并行处理的特性,对SHA256算法进行优化。在可编程资源的利用率上,使用FPGA上的Block RAM作为中间数据的存储介质,降低了FPGA编程资源Slices的使用。最终实现的加密系统在经过布局(Place&Route)后,SHA256的最高工作频率为125.187Mhz,数据吞吐量为942Mbps,处理一个512bits的数据块需要68个时钟周期。最后通过软件和硬件实现的SHA256加密系统的比较,体现出硬件加密所具有的优势以及广阔的发展前景。