论文部分内容阅读
随着CMOS工艺的发展和器件尺寸的不断缩小,芯片的集成度越来越高。一个片上系统(System On Chip,SOC)往往集成了模拟,射频,数字等多个模块,这对供电系统提出了更高的要求。目前一个挑战就是随着电压的降低和器件的减小,电源噪声纹波和交叉耦合对很多敏感性电路模块的性能有决定性影响。所以,本文对有高电源噪声抑制能力的供电系统进行了研究与设计。本文通过两种途径来提高LDO(Low Dropout Regulator)的电源抑制比,分别是:(1)提高LDO的环路增益;(2)使误差放大器的输出尽量跟随电源波动,以维持功率管的栅源电压差的恒定,使LDO的输出不随电源波动而变化。首先,本文采用了NMOS输入差分放大器和PMOS共源放大器组成的两级误差放大器以实现高环路增益。其次,通过负反馈技术,使得误差放大器输出端到地的阻抗远大于其到电源的阻抗,从而放大器的输出端能拥有与电源几乎相同的波动,功率管的栅源电压差能保持恒定。为了满足供电系统的设计要求,本文设计了一款高电源抑制比、高精度带隙基准用于给LDO提供参考电压。另外,针对大电流供电系统可能存在过流的风险,还设计了一种高精度折返式过流保护电路(Foldback Over Current Protect Circuit),能精确监控电流大小并在过流时将输出电流精确的稳定在所设阈值处,有效防止过流导致芯片烧毁。本文最终的设计实现基于40nm CMOS工艺,包括带隙基准、LDO、过流保护等关键模块的电路和版图设计。在1.9V(±10%)的电源电压下,LDO的输出电压为1.1V,在0-330mA的负载范围内均能稳定工作。值得注意的是,本设计的LDO在输出不同大小的负载电流时,始终能保持电源抑制比在直流下大于94dB,在全频段范围内均大于20dB。