论文部分内容阅读
频率合成器是现代电子系统的重要组成部分，在雷达、通信、仪表和导航等领域中都有着广泛的应用。PLL是比较成熟的频率合成技术，它有杂散抑制性能好的优点，缺点是频率转换速度慢，频率分辨率不高。DDS技术以其频率切换速度快、频率分辨率高和输出相位噪声低的优点，得到了广泛的关注，但是由于其全数字的结构，存在输出带宽窄和杂散抑制差的缺点。本文将DDS和PLL技术结合起来，采用DDS直接激励PLL的混合频率合成方案完成了频率合成器的设计，通过仔细的调试，在1400MHz～1600MHz的频率范围内频率合成器工作稳定，实现了频率间隔1kHz的任意频率输出，输出信号的杂散和相噪特性良好，达到了预期的要求。本论文主要在以下几个方面进行了研究和探讨：1．分析了PLL和DDS的工作原理和特点，采用DDS直接激励PLL的混合频率合成方法，一定程度上解决了频率分辨率、锁定时间、频率转换速度和相位噪声之间的矛盾。2．采用高速的FPGA芯片完成了控制电路的设计，从而大大减小了控制字发送部分对频率转换速度的影响。3．频率合成器实现了扫频功能，有5MHz、1MHz、0.1MHz三种可选扫描步长。4．采用四阶环路完成了PLL部分的设计，对环路性能进行了理论上的推导，通过仔细的调试使PLL有效消除了DDS杂散的影响，达到了较为理想的输出频谱性能。5．对采用的混合频率合成方法进行总结，提出了进一步改善频率合成器性能的措施。